主要成果：TSMCのCoWoS生産能力増強とAIチップ供給不足の現状
TSMCは、AIアクセラレータの中核技術であるCoWoS（Chip-on-Wafer-on-Substrate）先端パッケージングの月間生産能力を過去3年間で約9倍に大幅拡大したものの、依然としてAIチップの供給不足が約10%残っていることが明らかになりました。この継続的な供給逼迫は、AI需要の爆発的増加が製造能力の拡張ペースを上回っている現状を示しており、特に高性能AIチップを求める各社にとって深刻な課題となっています。
技術・市場詳細：NVIDIAの確保率と次世代CoPoSへの投資
2026年末までにTSMCは月間12万～14万ウェハーのCoWoS生産能力達成を目指していますが、この大半は特定の主要顧客によって確保されています。特にNVIDIAは2026年のCoWoS生産量の約60%を確保しており、これによりAIハードウェア市場におけるNVIDIAの優位性がさらに強化されると見られています。一方で、AMD、Broadcom、Googleといった他の大手AIチップ開発企業は、残りのわずか40%の容量を巡って激しい争奪戦を繰り広げており、これはAIイノベーションの進展におけるボトルネックとなっています。
CoWoS技術では、特にチップオンウェハー（CoW）のアタッチメントや、シリコンインターポーザの製造におけるTSV（Through-Silicon Via）、多層RDL（Redistribution Layer）、そしてSoIC（System-on-Integrated-Chips）のハイブリッドボンディングといった高精度なプロセスが生産歩留まりとスループットの課題となっており、これが供給能力拡大の障壁となっています。
背景・業界文脈：地理的集中リスクと今後の戦略
この状況は、AIハードウェアの生産が台湾のTSMCに地理的に集中していることによるリスクを浮き彫りにしています。この集中リスクは少なくとも2028年から2029年まで続くものと予測されており、地政学的要因やサプライチェーンの変動に対する脆弱性が指摘されています。TSMCは、このボトルネックを解消するため、積極的に投資を継続しています。2027年までにCoWoS容量をさらに60%以上拡大する計画を立てているほか、次世代の先端パッケージング技術であるCoPoS（Chip-on-Panel-on-Substrate）の研究開発ラインを2025年に開始し、2028年から2029年には台湾の嘉義および米国のフェニックスにあるアリゾナ工場で量産を開始する予定です。これにより、将来的なAIチップの需要増加に対応し、供給の安定化と技術的リーダーシップの維持を目指します。
今後の展望：AI産業への影響とTSMCの役割
TSMCのCoWoS生産能力の拡大は、AI産業全体の成長を左右する重要な要素です。供給不足が解消されれば、より多くのAIチップが市場に投入され、AI技術の普及と発展が加速するでしょう。しかし、現在の逼迫状況は、AI半導体サプライチェーン全体の脆弱性を露呈しており、各国政府や企業は、サプライチェーンの多様化や国内生産能力の強化を模索する動きを加速させる可能性があります。TSMCは、次世代パッケージング技術への積極的な投資を通じて、この課題に対処し、AI時代の技術革新を牽引する中心的な役割を担い続けると見られています。
元記事: https://xenospectrum.com/en/cowos-packaging-bottleneck-nvidia/
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
