半導体後工程– category –
-
半導体後工程
半導体後工程 ウィークリーレポート 2026年10月31日号
▼ ▼ ▼ インフォグラフィックを見てウィークリーレポートを読みたいと感じられた方は、下記の戦略レポートのダウンロードをクリックしてください。 ▼ ▼ ▼ 📄 ウィークリーレポート 2026年10月31日(PDF)をダウンロード ウィークリーレポート 2026年... -
半導体後工程
Lam Researchとimec|3D集積化とHigh-NA EUVの量産化に向けた共同研究の内容
Electronics Weekly イギリス 概要 Lam Researchとimecが、次世代メモリおよび先端パッケージング向けの3D集積化技術の量産準備を加速させるため協調します。両社は、厚膜誘電体堆積やプラズマダイシングなどのプロセス課題の解決に加え、High-NA EUV向け... -
半導体後工程
多結晶SiC基板|Hunan Titan Futureが開発した12インチ基板の性能と用途
TrendForce News 中国 概要 Hunan Titan Future Technologyが、中国初となる12インチの多結晶シリコンカーバイド(SiC)基板を開発した。この基板は280 W/(m·K)を超える熱伝導率を実現し、AIコンピューティングチップなどの高出力チップにおける放熱課題の... -
半導体後工程
ガラス基板パッケージング|510×515mmのサイズ選定理由と翘曲(反り)の課題
21ic電子網(新浪財経転載) 中国 概要 次世代のパネルレベルパッケージングにおいて、510×515mmというサイズが業界のデファクトスタンダードになりつつある。このサイズは面積利用率を向上させ、TSMCのCoWoSなどの供給不足を解消する手段となる一方、物理... -
半導体後工程
感光性結晶化ガラス|次世代半導体基板のTGV加工技術と200㎜級試作の成果
Financial News (파이낸셜뉴스) 韓国 概要 韓国セラミック技術院が、次世代半導体パッケージングに使用される特種ガラス素材「感光性結晶化ガラス」を開発し、国産化の基盤を構築した。本素材を用いることで、ガラス基板に微細な貫通孔(TGV)を精密に形成... -
半導体後工程
半導体ガラス基板|GISTが開発した低誘電率材料の特性とAIチップへの適用課題
Money Today (mt.co.kr) 韓国 概要 光州科学技術院(GIST)が、AI半導体向けの次世代ガラス基板用低誘電率材料技術を開発した。アルミノホウケイ酸ガラスの組成を最適化することで、信号損失の低減と熱安定性の向上を同時に実現している。これにより、従来... -
半導体後工程
ASE|AMD向けパネルレベルパッケージング(PLP)の量産時期と詳細
Blocktempo 台湾 概要 ASEがAMDの次世代サーバープロセッサ「Venice」向けに、パネルレベルパッケージング(PLP)ソリューションを披露しました。310×310mmの方形パネルを採用することで、従来の300mm円形ウェハ比でインターポーザの搭載数を約14%向上させ... -
半導体後工程
CoPoSとは|TSMCやサムスン電気が検討するパネル型パッケージングの仕組みと設備
36Kr Europe 中国 概要 AIチップの大型化に伴い、従来のウェハレベルパッケージングに代わる新手法「CoPoS(Chip-on-Panel-on-Substrate)」への移行が進んでいる。CoPoSは処理キャリアを円形ウェハから矩形パネルに変更することで、面積利用率の向上と生... -
半導体後工程
Micronの次世代DRAM|Wafer BondingとHigh-NA EUVの導入時期と戦略
Xenospectrum アメリカ 概要 Micronは、次世代DRAMにウェーハボンディングとHigh-NA EUVリソグラフィを導入する開発ロードマップを公開しました。あわせて、演算チップ上にメモリを積層する「vHBM」とエッジAI推論向けの「vEIM」を開発し、2028年に第1世代... -
半導体後工程
AIチップ・パッケージング|CoWoS-LとEMIB-Tの比較と2028年までのロードマップ
BigGo Finance 概要 AIチップのパッケージサイズがレティクル限界の4倍に迫る中、TSMCのCoWoS-Lが2028年まで主流のソリューションになると予測されています。NvidiaのBlackwellはレティクル限界の約3.3倍に達しており、次世代のRubinでは4倍に拡大する見込... -
半導体後工程
半導体後工程 ウィークリーレポート 2026年10月24日号
▼ ▼ ▼ インフォグラフィックを見てウィークリーレポートを読みたいと感じられた方は、下記の戦略レポートのダウンロードをクリックしてください。 ▼ ▼ ▼ 📄 ウィークリーレポート 2026年10月24日(PDF)をダウンロード ウィークリーレポート 2026年... -
半導体後工程
ニコン DSP-110|後工程向けデジタル露光装置の解像度とスループット性能
MONOist(ITmedia) 日本 概要 ニコンは、半導体アドバンストパッケージング向けに解像度1.5μmのデジタル露光装置「DSP-110」を2027年4月に発売する。光学系の再設計により、既存モデル比でスループットを約40%向上させ、510×515mm基板で毎時72パネルの処... -
半導体後工程
パネルレベルパッケージング|ウェハからパネル移行時の課題とIntel・ASEの戦略
Semiconductor Engineering アメリカ 概要 先端パッケージングの基板をウェハからパネルへ移行させることで、AIやHPC向けの大面積パッケージにおける面積利用効率を劇的に向上させることが可能になる。Intelの事例では、300mmウェハで約10ユニットだったパ... -
半導体後工程
SK Hynix|HBM5向けiHBM冷却技術の性能向上と量産化に向けたサプライヤー連携
DIGITIMES 台湾 概要 SK Hynixが次世代メモリHBM5の生産に向け、冷却効率を30%以上向上させる「iHBM」冷却技術の商用化に取り組んでいます。同社は熱抵抗を30%以上削減することを目標に、材料および装置サプライヤーとの連携を強化しています。この技術の... -
半導体後工程
Groq|次世代AIチップのメモリ構成をSRAMから3D積層DRAMへ変更か
TrendForce 台湾 概要 NVIDIAに推論技術をライセンス供与しているGroqが、次世代AIチップにおいて従来のSRAM中心の設計から3D積層DRAMへの移行を検討している。AIモデルの巨大化に対し、SRAMの容量増加ペースが追いついていないことが背景にある。この転換... -
半導体後工程
NVIDIA Vera CPU|モノリシック設計によるAgentic AI性能とx86比較
TrendForce 台湾 概要 NVIDIAは、次世代CPU「Vera」にチップレットではなくモノリシック(単一ダイ)設計を採用した。これにより、Agentic AIで重要となる低レイテンシと高いシングルスレッド性能を実現し、特定のワークロードでx86プロセッサの最大2倍の... -
半導体後工程
ICサブストレート|Unimicronが警告する供給不足の要因と2027年の材料不足
TrendForce 台湾 概要 台湾のICサブストレート大手Unimicronが、AIアクセラレータ需要の急増に伴う設備と材料の深刻な供給不足を警告した。主要設備のリードタイムが最大30ヶ月に達し、2027年には重要材料で20%の供給不足が生じる可能性があるという。AI向... -
半導体後工程
NVIDIA|AIインフラ構築に向けたサプライチェーン拡張、量産能力の拡大計画と時期
NVIDIA Newsroom アメリカ 概要 NVIDIAが、AIインフラの需要増に対応するため、主要サプライチェーンパートナーとの製造能力拡張計画を発表した。基板能力の2.5倍増、高度パッケージング能力の300%以上の向上、光エンジン能力の最大30倍増など、広範な増強... -
半導体後工程
Samsung|Nvidia向け次世代HBMのベースダイにTSMC 3nmプロセスを採用
The Star (Reuters) マレーシア 概要 Samsung Electronicsが、Nvidiaの次世代カスタム高帯域幅メモリ(HBM)向けベースダイの製造にTSMCの3ナノメートル(3nm)プロセスを採用します。NvidiaはSamsung、SK Hynix、Micron Technologyの各社に対し、ベースダ... -
半導体後工程
光電融合デバイス|NTTグループら5社による光チップレット量産技術の開発と課題
NTT Group 日本 概要 NTT Innovative Devicesを中心とする5社が、次世代AIコンピューティングを支える光電融合(PEC)デバイスの量産技術開発に着手した。NEDOの「Post-5G情報通信システム基盤強化研究開発事業」に採択され、光チップレットの製造生産性を...