概要
TSMCは、2026年北米技術シンポジウムで新たなA13プロセス技術を発表しました。この技術は、AI、HPC、モバイルアプリケーション向けに設計されており、既存のA14ノードをさらに微細化したものです。同社は、2028年までに約10個の大型演算ダイと20スタックのHBMを統合可能なCoWoS®技術の拡張を計画しています。さらに、2029年生産開始予定のSoIC 3Dチップスタッキングにより、ダイ間のI/O密度を1.8倍に向上させると共に、2026年には電力効率を倍増させ遅延を90%削減するCoUPE™技術の量産開始を予定しています。これらの革新は、高性能コンピューティングとメモリに対する増大する需要に応えるTSMCの姿勢を示すものです。
詳細
背景：AI時代の先端パッケージング需要
人工知能（AI）と高性能コンピューティング（HPC）の進化は、半導体チップの設計と製造に前例のない要求をもたらしています。特に、単一パッケージ内でより多くの演算能力とメモリ帯域幅を実現するため、従来のムーアの法則を超えた新たな技術革新が求められています。TSMCのようなファウンドリ企業は、この課題に対応するため、微細化プロセスだけでなく、チップレット統合、3Dスタッキング、コパッケージド・オプティクスといった先進パッケージング技術の開発に注力しています。
主要内容：TSMCのA13プロセスとCoWoS、SoICの進化
TSMCは、2026年の北米技術シンポジウムにおいて、最新のA13プロセス技術を発表しました。この技術は、AI、HPC、モバイルデバイス向けに最適化されたA14ノードの直接的な微細化版です。同社は、その先進パッケージング技術においても大きな進展を示しました。
- CoWoS®技術の拡張: 2028年までに、14リテンクルサイズのCoWoSが実用化され、これにより約10個の大型演算ダイと20スタックのHBM（高帯域幅メモリ）を単一パッケージに統合することが可能になります。これは、AIアクセラレーターの性能を飛躍的に向上させる上で極めて重要です。
- SoIC 3Dチップスタッキング: 2029年には、A14-to-A14 SoIC 3Dチップスタッキングが量産段階に入ると発表されました。この技術は、ダイ間のI/O密度を1.8倍に高め、より緊密で効率的なチップ統合を実現します。これにより、データ転送速度が向上し、消費電力も削減されます。
- Compact Universal Photonic Engine (COUPE™): 2026年に量産開始予定のCOUPE™は、コパッケージド・オプティクス技術を用いて、電力効率を2倍にし、遅延を90%削減することを目標としています。これは、光インターコネクトをチップパッケージ内部に組み込むことで、電気信号の限界を打破し、次世代の高速通信を実現するものです。
影響と展望：次世代HPCおよびAIへの貢献
これらの技術革新は、TSMCがAIおよびHPC分野におけるリーダーシップをさらに強化する上で不可欠です。A13プロセスと先進パッケージング技術の組み合わせは、次世代のAIチップ、データセンター、およびモバイル機器における性能と電力効率の要求を満たす基盤となります。特に、CoWoSとSoICの進化は、チップレットベースの設計をさらに加速させ、異なる機能を持つ複数のチップを効率的に統合するヘテロジニアスインテグレーションの可能性を広げます。また、COUPE™のような光インターコネクト技術の導入は、データ転送のボトルネックを解消し、AIワークロードの処理能力を劇的に向上させる潜在能力を秘めています。TSMCは、これらの技術を通じて、今後も半導体産業の発展を牽引していくと見られます。
コメント