CoPoSとは｜TSMCやサムスン電気が検討するパネル型パッケージングの仕組みと設備

2026年11月1日

36Kr Europe 中国

概要

AIチップの大型化に伴い、従来のウェハレベルパッケージングに代わる新手法「CoPoS（Chip-on-Panel-on-Substrate）」への移行が進んでいる。CoPoSは処理キャリアを円形ウェハから矩形パネルに変更することで、面積利用率の向上と生産効率の改善を図る技術である。この転換により、チップ実装やダイシング工程における製造装置への新たな需要が発生している。

詳細

CoPoSによるパッケージング工程の刷新

AIチップの大型化とHBM（高帯域幅メモリ）の統合規模拡大に伴い、従来のCoWoSなどのウェハレベルパッケージングでは面積利用率に限界が生じている。これに対する解決策として、処理キャリアを円形ウェハから矩形パネルに変更する「CoPoS（Chip-on-Panel-on-Substrate）」への移行が注目されている。InfomarketのCEOであるYong-woon Kang氏の分析（10月22日発表）によると、TSMCがこの方向での研究開発を進めており、サムスン電気も関連技術を探索しているとされている。

CoPoSの製造ワークフローと技術的詳細

CoPoSでは、有機再配線層（RDL）をインターポーザ構造として採用する。具体的な工程は以下の通りである。

一時的なガラスキャリア上に微細回路（RDL）を形成する。この際、RDLの線幅は約2ミクロンと極めて細く、従来のパッケージ基板の10ミクロン以上に比べて大幅に微細化されている。
形成されたRDL上に、GPUチップ（約26×33mm）とHBMスタック（約11×12mm）を並べて実装する。
モールディング化合物でチップとRDLを封止し、機械的強度を確保した後、ガラスキャリアを剥離させる。
パネルを個別のパッケージユニットにダイシングし、最終的に有機パッケージ基材に接続する。

ここで重要な点は、現在のCoPoSソリューションにおけるガラスはあくまで「一時的なキャリア」であり、最終的なRDLインターポーザは依然として有機材料構造であることだ。ガラスを恒久的な基材やインターポーザとして利用するのは、今後の発展段階における別の技術ルートとされる。

パネル化がもたらす設備需要の変化

処理キャリアがウェハからパネルに変わることで、扱う面積が劇的に拡大する。パネルサイズは310×310mmから515×510mmへと拡大しており、後者は300mmウェハの3.5倍以上の面積を持つ。これにより、矩形パッケージ配置時の端部での面積損失を削減できる。この大型化に伴い、以下の3種類の装置に新たな需要が生まれている。

40mm級TC（熱圧着）ボンダー：マイクロバンプピッチ25〜40ミクロン、実装精度±1〜2ミクロンという高精度なチップ実装を実現する。
MSVP（Micro SAW & VISION PLACEMENT）システム：ダイシング、洗浄、検査、配置を統合したシステム。CoPoSで形成される69〜90mm角のパッケージユニットを精密に処理する。
120mm級TCボンダー：ダイシング後のパッケージユニットを基板に接続するために使用される。