TECHNOLOGY EXPLAINER
RDL（再配線層）とは何か
― チップの端子を「引っ越しさせる」極薄の配線層
先端パッケージの記事には必ず出てくるのに、説明されることの少ない言葉がRDLです。 実体は、チップの上に半導体工程で直接作りこむ、数µmの配線層。 そしてここは、日本の材料メーカーが中核を占める領域でもあります。
- RDLとは何か（3行でつかむ）
- なぜ必要なのか ― 端子を「引っ越しさせる」
- パッケージ基板との決定的な違い
- どこで使われているか
- どうやって作るのか
- 素材技術者の視点：感光性ポリイミドとPBO
- どこまで細くできるのか
- 「柔らかい」ことが機能になる ― RDLインターポーザ
- 課題
- 用語集／参考資料／出典対応表
事実＝研究機関・メーカーの公表資料に記載のある値（出典リンクあり）
本稿の計算＝明示した仮定をもとに本記事が算出した値
未確定／将来＝研究段階であり、量産実績が確認できていない事項
1. RDLとは何か（3行でつかむ）
RDL（Redistribution Layer／再配線層）とは、 「チップの表面に、半導体と同じ製造工程で直接作りこむ、数µmの配線層」です。 名前のとおり、端子の配置を作り直す（re-distribute）ことが役割です。
- 作る場所：独立した部品ではなく、ウェハやパネルの上に直接形成する
- 作る方法：フォトリソグラフィ、スパッタ、めっき——プリント基板ではなく半導体の工程
- 役割：チップ側の細かく固定された端子を、扱いやすい位置と間隔へ移し替える
「パッケージ基板」編では、基板をナノとミリをつなぐ変換器と説明しました。 RDLは、その変換の最初の一段を、基板ではなくチップの上で済ませてしまう技術です。 変換の担当範囲が、基板側からシリコン側へ少し食い込んできた——そう捉えると位置づけが分かりやすくなります。
2. なぜ必要なのか ― 端子を「引っ越しさせる」
シリコンチップの端子（パッド）は、設計上の都合で位置も間隔も固定されています。 多くの場合、チップの周辺部に、極めて狭い間隔で並んでいます。
ところが外の世界は、それを受け取れません。基板が扱えるのは、もっと粗い間隔の端子です。 また、チップの面積の中だけでは、必要な数の端子を置ききれないこともあります。
そこで、チップの上に配線層をもう一枚足して、端子を好きな位置へ引き出す。これがRDLです。 とくに、チップの外形より外側へ端子を広げるやり方を「ファンアウト」と呼びます。
3. パッケージ基板との決定的な違い
RDLとパッケージ基板は、どちらも「配線を引き回す層」です。混同されやすいのですが、作り方がまったく違います。
| RDL（再配線層） | パッケージ基板 | |
|---|---|---|
| 作る場所 | ウェハやパネルの上に直接 | 独立した板として別工程で |
| 穴のあけ方 | 露光・現像（材料自体が感光性） | レーザー加工 |
| 配線の作り方 | スパッタでシード形成 → 電解銅めっき | 無電解めっき → 電解銅めっき（SAP） |
| 絶縁材料 | 感光性ポリイミド／PBO前駆体など | ABFなどのビルドアップフィルム |
| 使う装置 | 半導体前工程系（露光機・スパッタ装置） | プリント基板系 |
| 到達する配線幅 | µm〜サブµm級 | 十µm級（UHDIで1桁µm台を目指す） |
基板のビルドアップ層では、レーザーで穴をあけます。材料は穴あけの対象です。
RDLでは、材料自身が感光性を持ち、露光と現像で自分に穴をあけます。
つまりRDLの絶縁材料は、絶縁材料でありながら、同時にフォトレジストでもあるという二重の役割を負っています。 絶縁性能・機械特性・耐熱性を満たしつつ、解像度も出さなければならない。 これがRDL用材料の難しさであり、参入障壁でもあります。
4. どこで使われているか
ファンアウト型のパッケージ
TSMCのInFO（Integrated Fan-Out）は、高密度RDLとTIV（Through-InFO Via）を特徴とする ウェハレベルのシステム統合技術と説明されています事実 （TSMC）。
とくに注目したいのは、業界初の3Dウェハレベル・ファンアウトパッケージであるInFO-PoPについて、 「有機基板もC4バンプも持たないため、フリップチップPoPより電気特性・熱特性に優れ、薄い」 と述べられている点です事実。
RDLインターポーザ
もう一つの大きな用途が、インターポーザそのものをRDLで作るという使い方です。 TSMCのCoWoS-Rは、SoCやHBMをつなぐ相互接続としてRDLインターポーザを用いており、2023年から量産段階にあると説明されています事実 （TSMC）。 この点は第8章で詳しく扱います。
5. どうやって作るのか
6. 素材技術者の視点：感光性ポリイミドとPBO
ここがこの記事の本題です。RDLの絶縁材料は、感光性ポリイミドおよび 感光性PBO（ポリベンゾオキサゾール）前駆体が中心で、 この領域は日本の材料メーカーが中核を占めています。
実際の材料データで見る
HDマイクロシステムズのHD8820は、再配線層とストレスバッファーの用途に使われる アルカリ現像ポジ型感光性PBO前駆体です。公表されている物性は次のとおりです事実 （HDマイクロシステムズ）。
| 項目 | 公表値 | なぜ重要か |
|---|---|---|
| 種類 | アルカリ現像ポジ型感光性PBO前駆体 | TMAH現像に対応 |
| 硬化温度 | 280〜350℃ | デバイスの上で加熱するため、低いほど有利 |
| 吸水率 | 0.5% | 吸湿は絶縁性低下とリフロー時の膨れを招く |
| 破断伸び | 100%超 | 応力を吸収して逃がすために不可欠 |
| 引張強度 | 170 MPa | 膜としての強度 |
| 弾性率 | 2.2〜2.7 GPa | 硬すぎると応力を伝えてしまう |
| ガラス転移温度 | 300℃ | 後工程の熱に耐える必要がある |
| 5%重量減少温度 | 470〜500℃ | 熱分解の開始点 |
すべて事実（HDマイクロシステムズ 製品ページ）。
絶縁材料の物性として、これは非常に大きな値です。同じパッケージの中で使われる ビルドアップ用のエポキシ系材料とは、設計思想が異なります。
理由は、RDLがストレスバッファー（応力緩衝層）を兼ねているからです。 RDLはシリコンダイに直接接しています。シリコンと、その外側の封止材やはんだとでは熱膨張が大きく違う。 この差で生じる応力が、そのままダイに伝わればクラックや配線損傷を招きます。
RDLの樹脂は、硬く丈夫であることよりも、よく伸びて応力を逃がすことを求められている。 引張強度170 MPaという「強さ」と、破断伸び100%超という「しなやかさ」、 そして弾性率2.2〜2.7 GPaという「硬すぎなさ」——この3つが同時に指定されている意味は、そこにあります。
熱予算という制約
RDLは完成したデバイスの上に作ります。だからキュア温度を上げすぎると、下にある回路や配線を傷めます。 低温で硬化できることは、それ自体が大きな価値です。
JSRは、WL-CSPやSiPの再配線層、そしてファンアウトパッケージ向けの再配線層に用いる感光性絶縁膜として、 アルカリ現像液を使用できる低温硬化ポリイミドを開発しており、 プロセスコストが低く、環境負荷が小さいと説明しています事実。 同社はPFASを含まない製品への対応も挙げています事実 （JSR）。
この領域の歴史
住友ベークライトは、1997年に世界で初めてポジ型感光性半導体ウェハーコート樹脂の量産を開始したと説明しています事実。 同社のWLP再配線用途の特長として、高解像度、UBMに対する高密着性、低吸水率（0.9%）、耐溶剤性が挙げられ、 役割としてはコンタミ・水分からのチップ保護、封止材との密着性向上、封止材のフィラーアタック防止が示されています事実 （住友ベークライト）。
封止材には熱膨張を下げるために無機フィラーが大量に入っています。 その硬い粒子が、直接ダイの表面や配線に当たると損傷の原因になる。 RDLの樹脂層は、その物理的な盾としても機能しています。
電気的な再配線、応力の緩衝、水分の遮断、フィラーからの保護—— RDLの樹脂は、1枚で4つの役割を兼ねていることになります。
7. どこまで細くできるのか
2026年3月2日、imecが主導する欧州のNanoICパイロットラインが、 微細ピッチRDLのPDK（プロセス設計キット）を公開しました事実。 公表されている仕様は次のとおりです（imec）。
| 項目 | 公表値 |
|---|---|
| ライン幅／スペース | 1.3 µm まで |
| マイクロバンプピッチ | 20 µm まで |
| 絶縁材料 | ポリマーベース |
| 効果（UCIe-Advanced ダイ間インタフェース） | 通信速度が最大40%向上、ビットあたりのエネルギーが最大15%低減 |
| 位置づけ | 「現在の主要な商用ファブが提供する水準を超える」と説明 |
すべて事実（imec 2026年3月2日発表）。パイロットラインの成果であり、量産水準を示すものではありません。
前の記事で扱ったパッケージ基板が、UHDIとして1桁µm台のライン／スペースを目標に掲げているのに対し、 RDLはすでに1.3 µmという水準に手が届いています。 「細かさ」を担うのはRDL、「板としての強さと広がり」を担うのは基板—— 役割分担が数字にはっきり表れています。
8. 「柔らかい」ことが機能になる ― RDLインターポーザ
素材技術者にとって、この章がいちばん面白い部分かもしれません。
TSMCはCoWoS-Rについて、次のように説明しています事実。 RDLインターポーザは、ポリマーと銅の配線で構成され、比較的柔軟である。 これによりC4接合の健全性が高まり、極めて複雑な機能要求に応じてパッケージを大型化できる （TSMC）。
シリコンインターポーザは、配線を最も細かくできる一方、硬く、脆く、割れやすく、面積あたりのコストが高い。 RDLインターポーザは、配線の細かさでは劣るものの、柔軟性という物性そのものが信頼性の武器になります。
TSMCは、シリコンインターポーザを使うCoWoS-Sが3.3倍レチクル（約2,700 mm²）まで対応するとしたうえで、 それを超える大きさにはCoWoS-LまたはCoWoS-Rを推奨しています事実。 大型化の限界を決めているのが、電気特性ではなく機械的な性質である—— 材料の物性が実装の可能範囲を直接規定している、分かりやすい例です。
9. 課題
(1) 熱予算と低温化
完成したデバイスの上に作る以上、キュア温度は下げたい。 一方で、低温で硬化させた膜は一般に耐熱性や機械特性で不利になりがちです。 低温硬化と高い膜特性の両立が、この材料分野の中心課題です。
(2) 解像度と膜厚の両立
配線を細くするには薄い膜のほうが有利ですが、応力緩衝の役割を果たすにはある程度の厚みが要ります。 解像度と緩衝性能は、膜厚を挟んで対立します。
(3) 大面積での均一性
パネルレベルへ展開する場合、大きな面の全域で膜厚と露光条件を揃えなければなりません。 ウェハからパネルへ広げるほど、この難度は上がります。
(4) 環境規制への対応
JSRがPFASを含まない製品を挙げているように、規制対応が材料選択の条件に入ってきています事実。 性能だけでなく、組成そのものが制約を受ける時代になりました。
10. 用語集
- RDL
- Redistribution Layer／再配線層。チップ上に形成し、端子の配置を作り直す配線層。
- ファンイン
- 端子をチップの外形の内側に収める配置。
- ファンアウト
- 封止樹脂で広げた領域まで端子を引き出す配置。端子数を増やせる。
- WLP
- Wafer Level Packaging。ウェハの状態のままパッケージを作る方式。
- InFO
- TSMCのファンアウト技術。高密度RDLとTIVが特徴。
- TIV
- Through-InFO Via。封止樹脂を貫いて上下をつなぐ電極。
- RDLインターポーザ
- シリコンではなくポリマーと銅で作ったインターポーザ。CoWoS-Rで採用。
- C4バンプ
- チップと基板をつなぐはんだバンプ。
- 感光性ポリイミド
- 光で露光して現像できるポリイミド。絶縁膜とレジストを兼ねる。
- PBO
- ポリベンゾオキサゾール。耐熱性と低吸水性に優れる樹脂。前駆体の状態で塗布・露光し、加熱で環化させる。
- ストレスバッファー
- 応力緩衝層。熱膨張差による応力を吸収してダイを守る。
- キュア
- 加熱硬化。塗布した樹脂を最終的な膜にする工程。
- シード層
- 電解めっきの起点として全面に付ける薄い金属層。スパッタで形成する。
- UBM
- Under Bump Metallurgy。バンプの下に設ける金属層。
- フィラーアタック
- 封止材中の無機フィラーがチップ表面や配線を損傷させる現象。
- TMAH
- テトラメチルアンモニウムヒドロキシド。アルカリ現像液として使われる。
11. 参考資料（一次情報）
- imec「NanoIC opens access to first-ever fine-pitch RDL and D2W hybrid bonding interconnect PDKs」2026年3月2日 — imec-int.com
- TSMC「Integrated Fan-Out (InFO) Wafer Level Packaging」 — 3dfabric.tsmc.com
- TSMC「CoWoS®」技術ページ — 3dfabric.tsmc.com
- HDマイクロシステムズ「HD8820」製品ページ — hdmicrosystems.com
- JSR「実装材料」製品情報 — jsr.co.jp
- 住友ベークライト「半導体ウェハーコート樹脂 スミレジンエクセル® CRC」 — sumibe.co.jp
- AT&S「Ultra-High-Density Interconnect: The Next Frontier for PCBs and IC Substrates」 — ats.net
12. 主張と出典の対応表（監査）
| 本文の主張 | 根拠 | 区分 |
|---|---|---|
| InFOは高密度RDLとTIVを特徴とするウェハレベルのシステム統合技術。InFO-PoPは業界初の3Dウェハレベル・ファンアウトで、有機基板もC4バンプも持たないため電気・熱特性に優れ薄い | TSMC InFO技術ページ［参考資料 2］https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/InFO.htm | 事実 |
| CoWoS-RはRDLインターポーザを相互接続に用い2023年から量産。RDLインターポーザはポリマーと銅配線で構成され比較的柔軟で、C4接合の健全性を高め大型化を可能にする | TSMC CoWoS技術ページ［参考資料 3］https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/cowos.htm | 事実 |
| CoWoS-Sは3.3倍レチクル（約2,700 mm²）まで。それを超える場合はCoWoS-LまたはCoWoS-Rを推奨 | TSMC CoWoS技術ページ［参考資料 3］https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/cowos.htm | 事実 |
| imec NanoICの微細ピッチRDL PDK：L/S 1.3 µmまで、マイクロバンプピッチ20 µmまで、ポリマーベース、UCIe-Advancedで通信速度最大40%向上・ビットあたりエネルギー最大15%低減、商用ファブの水準を超える | imec プレスリリース（2026/3/2）［参考資料 1］https://www.imec-int.com/en/press/nanoic-opens-access-first-ever-fine-pitch-rdl-and-d2w-hybrid-bonding-interconnect-pdks | 事実 |
| HD8820：アルカリ現像ポジ型感光性PBO前駆体、硬化280〜350℃、吸水率0.5%、破断伸び100%超、引張強度170 MPa、弾性率2.2〜2.7 GPa、Tg 300℃、5%重量減少温度470〜500℃、用途はストレスバッファー／再配線 | HDマイクロシステムズ 製品ページ［参考資料 4］https://www.hdmicrosystems.com/jp/products/hd8820 | 事実 |
| JSRはWL-CSP・SiPの再配線層およびファンアウト向けに、アルカリ現像液を使用できる低温硬化ポリイミドを開発。プロセスコストが低く環境負荷が小さい。PFASを含まない製品にも対応 | JSR 製品情報［参考資料 5］https://www.jsr.co.jp/products/imple/ | 事実 |
| 住友ベークライトは1997年に世界初のポジ型感光性半導体ウェハーコート樹脂を量産開始。高解像度・対UBM高密着性・低吸水率0.9%・耐溶剤性。チップ保護、封止材との密着性向上、フィラーアタック防止の役割 | 住友ベークライト 製品ページ［参考資料 6］https://www.sumibe.co.jp/product/it-materials/coating/sumiresin-crc/ | 事実 |
| パッケージ基板はUHDIとして1桁µm台のライン／スペースを目標としている | AT&S 技術記事［参考資料 7］https://ats.net/en/ultra-high-density-interconnect-the-next-frontier-for-pcbs-and-ic-substrates/ | 事実 |
| RDLの材料が絶縁膜とフォトレジストを兼ねること、破断伸びが応力緩衝に効くこと、低温硬化と膜特性が対立しやすいこと、解像度と膜厚が対立すること | 公表物性と材料工学上の一般的関係にもとづく解説。特定製品の設計指針を示すものではない | 解説 |
最終更新：2026年9月20日／出典は一次情報（研究機関・メーカー・材料各社の公式発表および製品ページ）に限定しています。 図はすべて説明用の概念図です。掲載画像はAI生成イメージであり、実際の構造・寸法比・解析結果を正確に表すものではありません。工程名・比較条件・数値は画像内ではなくHTML本文と凡例で示しています。