主要成果
TSMCは、2028年までにCoWoS（Chip-on-Wafer-on-Substrate）の生産能力を大幅に拡張し、月間260,000枚の300mmウェハー換算に倍増させる計画です。これは、2026年末の生産能力である月間約130,000枚から倍増することになります。この増強は、AIおよび高性能コンピューティング（HPC）アプリケーションで急速に拡大する需要に対応するための重要な戦略的投資です。
技術・臨床詳細
- CoWoSは、ロジックダイと高帯域幅メモリ（HBM）をシリコンインターポーザまたは再配線層（RDL）構造上に統合する2.5Dパッケージング技術です。この技術は、高い帯域幅、低いレイテンシ、優れたエネルギー効率を提供し、特にGPUやカスタムアクセラレータのようなデータ集約型アプリケーションにおいて不可欠な要素となっています。
- TSMCは、CoWoSソリューションを継続的に進化させており、2025年には最大マスク面積の5.5倍のインターポーザをサポートする技術を認証し、2026年にはその量産を開始する予定です。これは、より大規模で複雑なAIチップの統合を可能にするものです。
背景・業界文脈
AIチップ市場の急成長は、先端パッケージング技術に対する未曾有の需要を生み出しています。CoWoSのような技術は、複数のチップレットやHBMスタックを単一パッケージに統合することで、従来のパッケージング技術では達成できない性能と電力効率を実現します。TSMCのCoWoS技術は、特にNvidiaやAMDといった主要なAIチップメーカーに広く採用されており、市場における支配的な地位を確立しています。
今後の展望
TSMCのCoWoS生産能力の倍増計画は、AI半導体サプライチェーンにおける同社の中心的な役割をさらに強化するものです。しかし、市場の需要が極めて高いため、この増産をもってしても、HBM供給不足は解消されず、SamsungやSK hynixといった競合他社もHBMおよび関連パッケージング技術において重要な受注を獲得し続けると予想されています。この競争環境は、技術革新をさらに加速させ、将来のAIハードウェアの発展に貢献するでしょう。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント