Samsungの次世代メモリ技術zHBM、ハイブリッドボンディングでHBM5比I/O消費電力70%削減、帯域幅2.3倍を実現か

2026年9月20日2026年9月21日

Tom’s Hardware 韓国

概要

Samsungは、従来のHBMアーキテクチャから脱却し、DRAMスタックをインターポーザーではなくプロセッサに直接積層する「zHBM」という次世代メモリ技術を提案しています。この技術は、HBM5と比較してI/O電力使用量を約70%削減し、HBM4Eの約2.3倍の帯域幅を提供する可能性を秘めています。実現にはウェーハ・オン・ウェーハのハイブリッド銅ボンディングと密接な共同設計が不可欠であり、SK hynixの専門家はHBM5以降の採用が現実的だと示唆しています。これは、特にエッジAIデバイスにおける高性能・低電力メモリソリューションの新たな方向性を示すものです。

詳細

主要成果

Samsungは、HBM（高帯域幅メモリ）の従来のアーキテクチャから一歩進んだ「zHBM」という概念を提唱しています。この革新的なアプローチでは、DRAMスタックがインターポーザーを介さずにプロセッサに直接積層されます。これにより、HBM5と比較してI/O電力使用量が約70%削減され、HBM4Eの約2.3倍の帯域幅が実現できると予測されており、特にエッジAIデバイスの性能と電力効率を大幅に向上させる可能性を秘めています。

技術・臨床詳細

zHBM技術の核心は、ウェーハ・オン・ウェーハのハイブリッド銅ボンディングです。この手法は、チップ間の直接的かつ微細な電気的接続を可能にし、従来のマイクロバンプを使用した熱圧着ボンディングよりも高い密度と優れた電気的特性を提供します。しかし、この技術の実現には、DRAMチームとSoC（System-on-Chip）チーム間の極めて密接な共同設計が不可欠であり、メモリとロジックの統合レベルを飛躍的に高める必要があります。SK hynixのパッケージングエンジニアリング担当副社長Jaesik Lee氏は、ハイブリッドボンディング技術がHBM4E世代にはまだ成熟しておらず、20層のDRAM積層が必要となるHBM5世代が最も早く導入されるポイントになるとの見解を示しています。

背景・業界文脈

AI処理能力の飛躍的な向上に伴い、メモリ帯域幅と電力効率は、特にエッジAIデバイスやデータセンターにおけるボトルネックとなっています。HBMはこれらの課題に対応するため登場しましたが、さらなる性能向上と低消費電力化が求められています。既存のHBMはインターポーザーを介してプロセッサと接続されるため、信号経路が長く、電力損失や遅延が発生しやすいという課題がありました。zHBMは、このインターポーザーを排除することで、これらの課題を根本的に解決しようとする試みです。

今後の展望

zHBMのようなハイブリッドボンディングを核とする直接積層技術は、将来のエッジAIチップ設計に大きな影響を与える可能性があります。これにより、より小型で、より高効率、かつ高性能なAIデバイスの開発が加速されるでしょう。しかし、ウェーハ・レベルでの高精度なボンディング技術、異なるベンダー間の緊密な協業、そして新しい設計・製造プロセスの確立には、まだ数年の時間が必要とされます。HBM5世代での導入が期待されるこの技術は、半導体業界における後工程技術の革新をさらに推進する重要なマイルストーンとなるでしょう。

元記事: https://www.tomshardware.com/tech-industry/semiconductors/piecemakers-bets-edge-ai-devices-will-diverge-from-reliance-on-hbm-custom-designed-memory-fuses-dram-stack-directly-to-the-processor-using-hybrid-bonding

毎週の技術動向レポートを無料でお届け

各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。

📢 メールマガジンに無料登録（週刊・技術動向レポート）

ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。