チップレット– tag –
-
新技術・技術紹介
imec、RFシリコンインターポーザーでIII-Vチップレット統合に成功、容量密度10-100倍増、600nm未満の整列精度達成
OriginBrief ベルギー 概要 imecは、300mm RFシリコンインターポーザープラットフォームを介したシステムレベルIII-Vチップレット統合を成功させました。この画期的な成果により、容量密度が10〜100倍に増加し、600nm未満という極めて高い整列精度を達成し... -
市場動向
Intel、元SK hynix CEOの李錫熙氏を先端パッケージング部門のシニアVPに任命、AIシステム強化へ
The Korea Herald 韓国 概要 Intelは、SK hynixおよびSK Onの元CEOである李錫熙(イ・ソクヒ)氏を、Intel Foundryのシニアバイスプレジデントとして迎え入れました。李氏は、Intel Foundryの先端パッケージング、システム統合、バックエンド技術開発、お... -
新技術・技術紹介
imec、Dバンド以上のミリ波・サブTHz向け高密度MIMCAP RFインターポーザー発表、III-Vチップレット統合を加速
imec ベルギー 概要 imecは、Dバンド以上のミリ波およびサブTHzワイヤレスフロントエンド、高速データセンターリンク向けに設計された高密度MIMCAP(Metal-Insulator-Metal Capacitor)RFインターポーザーを発表した。このプラットフォームは、コンパクト... -
企業動向
ガラスコア基板がAI・HPCパッケージングの次世代技術として注目、量産化への課題は脆性とTGV形成
Pandaily 中国 概要 ガラスコア基板は、AIチップ、HPC(高性能コンピューティング)、先端プロセッサパッケージングにおける高性能化需要を背景に、半導体パッケージング業界で大きな注目を集めている。従来の有機基板と比較して、優れた寸法安定性、低い... -
新技術・技術紹介
Apple次世代M5 Ultraチップ、TSMCのN3Pプロセスと高密度パッケージング技術SoIC-mHを採用か
TrendForce 台湾 概要 Appleは、WWDC(世界開発者会議)で発表予定の次世代M5 Ultraチップにおいて、TSMCのN3Pプロセスノードを採用する可能性が高いと報じられています。さらに、このM5 Ultraチップには、TSMCの高度なパッケージング技術であるSoIC-mH(S... -
企業動向
IntelとTeslaがAI6データセンター向けに先進パッケージングで提携、オースティンの「Terafab」で生産
Jamie's Substack アメリカ 概要 Teslaは、Intel Foundry Servicesとの戦略的提携により、自社のAI6チップを搭載したデータセンタークラスターの規模拡大を目指しており、Intelの先進パッケージング技術を大々的に活用します。この提携では、IntelのEMIB(... -
市場動向
先端パッケージング技術の進化:2.5D/3D統合、チップレット、ハイブリッドボンディングがAI・HPCを牽引
Springer Professional ドイツ 概要 半導体パッケージング技術は、2Dから2.5D、そして3D IC統合へと劇的に進化しており、特にAIやHPC(High Performance Computing)の需要がこの変革を加速させています。TSMCのCoWoSやCoPoS、FOWLP、チップレット設計とい... -
企業動向
欧州、先端パッケージングとチップレット統合へ投資強化、imecはFAMESパイロットライン稼働で地域サプライチェーンリスク軽減へ
Astute Group イギリス 概要 欧州は、半導体サプライチェーンの多様化と地域的な調達リスクの低減を目指し、先端パッケージングおよびチップレット統合技術への投資を加速しています。これは、ウェーハ製造能力のみで競争する戦略から脱却し、より付加価値... -
市場動向
Silicon Box、7750万米ドルの融資を獲得し先端パッケージングとチップレット統合事業を拡大
DealStreetAsia シンガポール 概要 シンガポールを拠点とする半導体パッケージングおよびチップレット統合のスタートアップであるSilicon Boxは、世界的な機関投資家コンソーシアムから1億シンガポールドル(約7750万米ドル)の債務融資を確保しました。こ... -
新技術・技術紹介
2026 IEEE ECTCプログラム、3D統合・ハイブリッドボンディング・新基板材料など先進パッケージングの最新研究を発表
IEEE Electronic Components and Technology Conference (ECTC) アメリカ 概要 第76回IEEE Electronic Components and Technology Conference (ECTC)のプログラムが発表され、3D統合、2.5Dアーキテクチャ、ブリッジおよびチップレット統合、ハイブリッドボ... -
新技術・技術紹介
IEEE ECTC 2026、AI・HPCのスケーラビリティ限界を再定義するパッケージング技術に注目
IEEE Electronic Components and Technology Conference (ECTC) アメリカ 概要 2026年のIEEE Electronic Components and Technology Conference (ECTC)では、AIおよびHPCのスケーラビリティ限界を再定義するパッケージング技術が主要テーマとして注目され... -
企業動向
CadenceとSamsung Foundry、2nmおよび3D-IC協業を深化:AIインフラ需要に対応
Chiplet News アメリカ 概要 CadenceとSamsung Foundryは、AIインフラストラクチャと物理AIの急増する需要に対応するため、2nmプロセスおよび3D-IC(3次元積層集積回路)技術における協業を深めています。この提携は、次世代AIシステム向けの高性能コンピ... -
新技術・技術紹介
Synopsys、Samsung Foundryの最新プロセスでAI・マルチダイ設計の電力・性能を向上
Chiplet News アメリカ 概要 Synopsysは、SAFE Forum 2026において、Samsung Foundryの最新プロセス技術を活用し、AIおよびマルチダイ設計の電力と性能を向上させるソリューションを発表しました。この取り組みは、AIインフラストラクチャと物理AIに対する... -
市場動向
Samsung、来年にも物理AIチップレットプラットフォームを立ち上げか:AI推論・インフラを加速
Design And Reuse 韓国 概要 Samsungは、来年にも物理AIチップレットプラットフォームを立ち上げる可能性があると報じられています。このプラットフォームは、AI推論およびインフラストラクチャ向けの次世代チップ開発を加速することを目的とし、AIの爆発... -
市場動向
Fraunhofer IPMS、ウェハーレベルで高密度チップレットシステムを開発:AI・HPC向け集積度向上
Design And Reuse ドイツ 概要 Fraunhofer IPMSは、ウェハーレベルで高密度チップレットシステムを開発し、AIおよび高性能コンピューティング(HPC)アプリケーションにおける集積度の向上を目指しています。この研究は、チップレット技術の小型化と高性能... -
市場動向
ハイブリッドボンディング技術、3D集積化の新境地を開く:AIアクセラレーターとチップレット設計を推進
PatSnap イギリス 概要 ハイブリッドボンディングは、金属間(主にCu-Cu)と誘電体間(酸化物-酸化物)のボンディングを単一のインターフェースで組み合わせることで、はんだやマイクロバンプなしで電気的連続性と機械的完全性の両方を提供する革新的な3D... -
市場動向
GlobalFoundries、CHIPS Act支援でマルタ工場能力を3倍に増強:2028年末までに年間150万ウェハー生産へ
Tom's Hardware アメリカ 概要 GlobalFoundriesは、米国のCHIPS Actからの資金援助を受け、マルタ工場における生産能力を3倍に増強する10年間で160億ドルの米国投資計画を進めています。この計画には、ドレスデン工場での11億ユーロの拡張も含まれ、2028年... -
新技術・技術紹介
CEA-Leti、1µmピッチのダイ-トゥ-ウェハーハイブリッドボンディングを実証:AIハードウェアのボトルネック解消へ
Chiplet Marketplace フランス 概要 CEA-Letiは、ECTC 2026で、ピッチが1µmまでのダイ-トゥ-ウェハー(D2W)ハイブリッドボンディングを利用した機能テスト車両を実証し、AIハードウェアのボトルネックを解消する大きな進歩を発表しました。このD2W技術は... -
市場動向
SemiMediaレポート:中国がAI・HPC向け先進パッケージング材料で世界的キャッチアップを加速
SemiMedia 中国 概要 SemiMediaのレポートによると、中国はAIチップや高性能コンピューティング(HPC)の需要に牽引され、先進パッケージング材料分野で世界的なキャッチアップを加速している。高機能樹脂、誘電体材料、アンダーフィル、エポキシモールデ... -
市場動向
AMD、次世代Zen 7 CPU向けにPowertechのFOPLP技術を検討
TechPowerUp アメリカ 概要 AMDは、コードネーム「Grimlock」と呼ばれる次期「Zen 7」アーキテクチャのCPU向けに、Powertech Technologyのファンアウトパネルレベルパッケージング(FOPLP)ソリューションを含む、様々な先端パッケージング技術を検討して...