CEA-Leti、1µmピッチのダイ-トゥ-ウェハーハイブリッドボンディングを実証:AIハードウェアのボトルネック解消へ

Chiplet Marketplace フランス
概要
CEA-Letiは、ECTC 2026で、ピッチが1µmまでのダイ-トゥ-ウェハー(D2W)ハイブリッドボンディングを利用した機能テスト車両を実証し、AIハードウェアのボトルネックを解消する大きな進歩を発表しました。このD2W技術は、超微細ピッチでデバイス層を垂直にスタッキングすることで、相互接続経路を短縮し、データ転送速度を大幅に向上させ、消費電力を削減します。100,000リンクまでの構造の電気的テストが成功したことで、この技術が高密度相互接続に適用可能であることが確認され、高密度コンピューティング、先進スマートビジョン、AI向け3D統合の進化を促進します。
詳細

主要成果

CEA-Letiは、2026 IEEE Electronic Components and Technology Conference (ECTC)において、ピッチが1マイクロメートル(µm)までのダイ-トゥ-ウェハー(D2W)ハイブリッドボンディングを利用した機能テスト車両を実証し、人工知能(AI)ハードウェアの性能ボトルネックを解消する大きな進歩を発表しました。この成果は、高密度コンピューティング、先進スマートビジョンシステム、およびAI向け3D統合の進化における重要なマイルストーンとなります。

技術・臨床詳細

このD2W技術は、デバイス層を垂直にスタッキングすることで、超微細ピッチでの高密度ダイ間接続を可能にします。これにより、チップ間の相互接続経路が劇的に短縮され、結果としてデータ転送速度が大幅に向上し、消費電力が削減されます。CEA-Letiは、100,000リンクまでの構造で電気的テストを成功させ、この技術が高密度相互接続が必要な複雑なAIアクセラレータ設計に適用可能であることを確認しました。ハイブリッドボンディングは、金属間(主に銅-銅)と誘電体間(酸化物-酸化物)のボンディングを単一のインターフェースで組み合わせることで、はんだやマイクロバンプなしで電気的連続性と機械的完全性の両方を提供します。これにより、従来のパッケージングと比較して劇的に微細な相互接続ピッチと寄生容量およびインダクタンスの削減を実現します。

背景・業界文脈

AIの爆発的な成長に伴い、AIチップはより多くのデータ処理能力とより高いエネルギー効率を求められています。従来の2Dアーキテクチャでは、データ移動のボトルネックとそれに伴う消費電力の増大が深刻な課題となっていました。3D集積化、特にD2Wハイブリッドボンディングは、これらの課題に対処するための最も有望な解決策の一つです。相互接続の微細化は、AIアクセラレータ設計における相互接続密度と帯域幅の重要なボトルネックに対処し、データ伝送の効率を劇的に改善します。この技術の進展は、HBM(高帯域幅メモリ)のような先進メモリの統合、チップレットベースのシステム、そして最終的には、IntelのFoveros DirectやTSMCのSoICのような最先端の3Dパッケージングソリューションの基盤を強化するものです。

今後の展望

CEA-Letiが実証したD2Wハイブリッドボンディング技術は、AIハードウェアのスケーラビリティと性能を大幅に向上させる可能性を秘めています。この技術の商業化が進めば、AIチップはさらに小型化、高速化、高効率化され、エッジAIから大規模データセンターまで、幅広いAIアプリケーションに革命をもたらすでしょう。この成果は、AIコンピューティングの未来を形成する上で不可欠な、高性能でエネルギー効率の高い次世代半導体設計への道を開きます。

元記事: https://chiplet-marketplace.com/insights/news/

よかったらシェアしてね!
  • URLをコピーしました!
  • URLをコピーしました!

この記事を書いた人

コメント

コメントする

目次