チップレット– tag –
-
ASE、AIおよびチップレット向けに業界初の自動化された310mmパネルレベルパッケージング生産ラインを発表
AnySilicon 台湾 概要 Advanced Semiconductor Engineering (ASE)は、AIプロセッサやチップレットベースのアーキテクチャ向けに、自動化された310mm x 310mmパネルレベルパッケージング（PLP）生産ラインを開発したことを発表しました。この技術革新は、従... -
2026年5月時点のカスタムAI ASICの現状：Broadcom、Google TPU、Meta MTIAなど
Tom's Hardware アメリカ 概要 2026年5月現在、カスタムAI ASIC市場は、NVIDIAの優位性に対抗すべく、主要企業が自社開発を進めることで活況を呈しています。Broadcomの3.5D XDSiPプラットフォーム、GoogleのTPU、MetaのMTIAなどがその代表例です。しかし... -
Camtek、先端パッケージング市場の高精度検査・計測ソリューションで歩留まりと効率を向上
Camtek イスラエル 概要 Camtekは、先端パッケージング市場の急速な成長と多様なパッケージタイプの複雑化に対応するため、高水準の検査・計測ソリューションを提供しています。同社の2Dおよび3D検査・計測プラットフォームは、サブミクロン欠陥検出、CAD... -
Rapidus、AI/HPC向け次世代プロセッサ実現へガラス基板上PLPを検討
Tom's Hardware 日本 概要 日本の半導体企業Rapidusは、AIおよび高性能コンピューティング（HPC）アクセラレータ向けのハイエンドマルチチップレットプロセッサ製造において、600mm x 600mmの大型ガラスパネルを用いたパネルレベルパッケージング（PLP）の... -
KLA、先端パッケージング向けウェーハ検査・計測ソリューションでAIチップ生産を強化
KLA アメリカ 概要 KLAは、2.5D/3D統合、WLCSP（ウェーハレベルチップスケールパッケージング）、FOWLP（ファンアウトウェーハレベルパッケージング）など、複雑化する先端ウェーハレベルパッケージングプロセス向けの包括的な検査・計測ソリューションを... -
Rapidus、北海道で光電集積先端パッケージングプロジェクトを始動：AIチップの消費電力削減へ
creating nano technologies inc. (via Digitimes) 日本 概要 日本の次世代半導体製造会社Rapidusは、Leading-edge Semiconductor Technology Center (LSTC)およびその他機関と連携し、北海道千歳市のRapidus工場周辺で光電集積に関する先端パッケージング... -
EV GroupがECTC 2026でヘテロジニアス統合と先端パッケージング向け主要技術を発表
EV Group オーストリア 概要 EV Groupは、ECTC 2026において、ヘテロジニアス統合および先端パッケージングを可能にする画期的な技術群を発表しました。特にハイブリッドボンディング、レイヤー転写、マスクレスリソグラフィに焦点を当て、次世代3D NAND、... -
ASMC 2026: 先端半導体製造の課題解決と技術革新を議論する国際カンファレンス開催
SEMI アメリカ 概要 先進半導体製造カンファレンス（ASMC 2026）が、2026年5月11日から14日にかけて開催されました。この国際会議は、半導体メーカー、機器・材料サプライヤー、学術機関が一堂に会し、半導体製造が直面する喫緊の課題に対し、革新的な戦略... -
JSR、AI半導体需要に対応するため台湾での先端半導体材料生産・開発を大幅強化
JSR株式会社 日本 概要 半導体材料大手のJSRは、TSMCなどの主要顧客の要望とサプライチェーン強靭化の背景から、2026年4月に台湾における半導体材料の生産・開発体制を大幅に強化する方針を発表しました。2nm世代以降の最先端プロセスおよび次世代パッケー... -
台湾Foxconn、光電融合をコア技術とする次世代AIサーバー開発に参入
CNA (中央通訊社) 台湾 概要 台湾の電子機器受託製造大手であるFoxconn（鴻海精密工業）が、光電融合技術を中核とする次世代サーバーの開発に本格的に参入したと報じられました。これは、AIおよびHPCワークロードの爆発的な増加に対応するため、サーバー内... -
TSMC、3Dチップ積層技術SoICのロードマップを更新：2029年には4.5µmピッチ実現へ
概要 TSMCは、先進パッケージングがAIおよび高性能コンピューティング（HPC）設計の性能スケーリングに寄与する中、3Dチップ積層技術であるSoIC（System on Integrated Chips）のロードマップを更新しました。2026年北米技術シンポジウムで発表されたこの... -
Delta Electronics、SEMICON Southeast Asia 2026でAI活用スマート製造ソリューションを展示
概要 Delta Electronicsは、SEMICON Southeast Asia 2026で、AIを活用したスマート製造ソリューションを展示し、先進半導体パッケージング生産の迅速化、高精度化、拡張性を強調しました。同社は、生産ライン全体の効率と一貫性を向上させるように設計され... -
日本、米国の半導体製造回帰と先端パッケージングの動向
概要 半導体業界では、AI半導体需要を背景に、微細化技術だけでなく先端パッケージング技術が重要な焦点となっています。特に、米国では半導体製造の国内回帰の動きが活発化しており、これは前工程だけでなく後工程の先進パッケージングにも及んでいます。... -
SEMI、ドレスデンで3D & Systems Summit開催へ：AI、ハイブリッドボンディング、欧州チップレットエコシステムに焦点
概要 SEMIは、2026年6月17日から19日にドイツのドレスデンで開催される年次「3D & Systems Summit」を発表しました。このサミットは、先進半導体パッケージングと3D統合の世界的専門家を一堂に集め、ヘテロジニアスシステムと欧州の半導体エコシステム... -
半導体アンダーフィル封止材のIP研究におけるデータ精度の重要性
概要 本記事は、高度な半導体パッケージングにおける信頼性のあるアンダーフィル封止材のランドスケープ構築において、正確なソースデータが極めて重要であることを強調している。分析に提出されたデータセットが、半導体パッケージング材料とは全く関係の... -
Intel、先進プロセス競争から先進パッケージングへの戦略的転換
概要 Intelは、TSMCとの先進プロセスノード競争から戦略的に転換し、先進パッケージング技術を主要な差別化要因として注力するとの報道があります。この新戦略は、AIカスタムチップ（ASIC）市場でのシェア拡大を目指すものです。外部メディアは、Intelが最... -
韓国半導体業界、微細化競争からチップ性能を決定する「パッケージ」技術へ注力
概要 半導体業界は、激しい微細化競争から、特にAIアクセラレータ市場において、先進パッケージングが性能を決定する主要因へとシフトしています。この変化は、2.5Dおよび3Dスタッキング、チップレットアーキテクチャの広範な採用に象徴されます。チップレ... -
先進パッケージングがAIチップ開発競争を加速：グローバル市場レポート概要 2026年
概要 本記事は、SDKI Analyticsが発行した市場調査レポートの概要紹介です。このレポートは、2026年に向けて先進パッケージング技術がAIチップ開発競争をどのように加速させているかを分析しています。チップレット統合がAIチップの高帯域幅化、低消費電力... -
テキサス電子工学研究所、UCIe対応ミックスドシグナル主任エンジニアを募集
概要 テキサス電子工学研究所（TIE）は、2.5D/3Dマイクロシステム向けのUCIe 2.5Dおよび3.0Dダイ・ツー・ダイ・インターフェースに対応する高速ミックスドシグナルI/O回路の設計・開発を担う主任エンジニアを募集しています。この職務は、AI、HPC、防衛プ... -
半導体製造：加速する競争と先進パッケージングへの投資
概要 AIアプリケーションの急速な成長を背景に、半導体製造業界では激しい競争が繰り広げられており、主要企業による設備投資が大幅に増加しています。TSMCは、米国初のAP9工場を含め、先進パッケージング工場の建設を加速しており、台湾ではSoICの生産能...
