主要成果
ASEは、次世代AI電力供給に向けたPowerSiP™プラットフォームを拡張し、3D System-in-Package（SiP）ソリューションを提供することを発表した。このソリューションは、AIデータセンターやハイパフォーマンスコンピューティング（HPC）アプリケーションにおいて、垂直統合型の電圧レギュレータモジュール（VRM）を実現し、システム効率を向上させる。垂直方向のボード・トゥ・チップ（board-to-chip）電力供給を可能にする小型・高集積かつ薄型のVRMを構築することで、寄生配線損失を50%以上削減できるとしている。
技術・詳細
PowerSiP™の垂直統合ツールボックスには、以下の高度なパッケージングおよび集積技術が含まれている。
- コアレス基板で挟み込まれた両面接続キャパシタ
- 埋め込み基板またはPCBソリューション向けに端子を露出させた、基板レス・はんだレスのキャパシタアレイモジュール
- パッケージインピーダンスを低減するための高アスペクト比（4:1）銅ピン統合
- 片面または両面モールディングを用いた高密度な能動・受動コンポーネントの統合
これらの技術を組み合わせることで、スペースに制約があるコンピューティングトレイにおいて、PCBの裏側に電圧レギュレーションを配置する際の密度と厚みの制約を解消している。
背景・業界の文脈
AIプロセッサの性能向上が進むにつれ、エネルギー要件が大幅に増加しており、効率的な電力供給がシステムレベルの重大な課題となっている。現在の高性能AI SoCは、消費電力がキロワット（kW）レベルに達し、1V未満の低電圧において1,000アンペア（A）を超えるピーク電流を必要とする場合がある。従来のラテラル（水平）構成では、電力がPCBを通り、パッケージ基板や相互接続を経由してプロセッサに到達するため、配線過程で大きな損失が発生する。そのため、電圧レギュレーションとプロセッサの距離を短縮し、損失を最小限に抑えることが不可欠となっている。
今後の展望
AIインフラがヘテロジニアス（異種混在）かつモジュール化されたコンピューティングアーキテクチャへと進化する中で、システムレベルの電力効率はさらに重要になると予測される。ASEの提供する検証済みの組立技術は、次世代のGPU、TPU、およびカスタムASIC向けに、コンパクトで高集積なVRMを構築するための柔軟なツールボックスとして機能する。同社は、SEMICON West 2026およびOCP 2026などの業界イベントを通じて、AIスケールに向けた高度なパッケージングやチップレットの相互運用性に関する議論を推進していく方針である。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
