主要成果
ZEISS SMTは、次世代半導体製造における歩留まり向上と生産性の確保を目指し、高度なパッケージングおよびリソグラフィ工程向けの検査・計測ポートフォリオを強化している。特に、チップレットなどの複雑なアーキテクチャに伴う内部構造の可視化や、ウェハの反り（Wafer bow）の補正、そしてEUVリソグラフィ用フォトマスクの高速検査と修復という、製造上のクリティカルな課題に対する解決策を提示している。
技術・詳細
高度なパッケージング分野では、以下の2つのシステムを展開している。
- ZEISS NLX： 現代的なチップパッケージの内部構造を非破壊で可視化するシステム。積層ダイ間の接続検査などに利用でき、潜在的な欠陥を早期に検出することが可能。300ミリメートルウェハに対応し、新プロセスの開発から大量生産までをサポートする。
- ZEISS DUNE： 複雑な製造プロセスにおける課題となるウェハの反り（Wafer bow）に対処するシステム。ウェハのトポグラフィを測定し、個別に補正を行うことで、後続工程での歩留まり損失を回避し、ボンディングプロセスの準備を最適化する。
また、リソグラフィ工程の安定化に不可欠なフォトマスク・ソリューションとして、以下の製品を提供している。
- ZEISS AIMS EUV 3.0： ウェハスキャナーと同等の光学条件下でフォトマスクを検査するシステム。Low-NA-EUVおよびHigh-NA-EUVリソグラフィをサポートし、マスクのスループットを3倍に向上させた。これにより、生産に影響が出る前に致命的な欠陥を検出・評価できる。
- ZEISS MeRiT： AIMS EUVによる検証を補完し、フォトマスク上の極小の欠陥をピンポイントで修復するシステム。
背景・業界の文脈
チップアーキテクチャの複雑化に伴い、複数のチップやチップレットを狭いスペースに集積させる高度なパッケージングの重要性が増している。このため、内部構造や接続、変形を確実に検査する新たな要件が生じている。また、リソグラフィ工程においては、製造が高度化するほどフォトマスクの品質が重要となり、早期の欠陥評価と安定したプロセスの維持が不可欠となっている。
今後の展望
次世代の半導体製造は、単一の技術的飛躍ではなく、多くの複雑なプロセスステップが精密に相互作用することで実現される。ZEISS SMTは、光学システムとプロセス制御における深い専門知識に、高度なパッケージング向けの新ソリューションを組み合わせることで、顧客が次世代チップを信頼性高く、生産的に、かつ大規模に量産できるよう支援していく方針である。特に米国などの主要なイノベーション市場において、密接な技術パートナーシップを構築し、次世代チップの要件に合わせたソリューションの最適化を進めるとしている。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
