主要成果
Googleの次世代Humufish TPU（Tensor Processing Unit）プロジェクトにおいて、IntelのEMIB-T先端パッケージング技術の基板歩留まりに遅延が生じているとの報道を受け、Googleが2027年のTPU量産に向けてTSMCのCoWoS（Chip-on-Wafer-on-Substrate）をバックアップソリューションとして検討していることが明らかになりました。これは、AIアクセラレータの供給安定化における大手企業の戦略的リスク管理を示しています。
技術・臨床詳細
GoogleのHumufish TPUは、ASIC（特定用途向け集積回路）パートナーであるMediaTekの支援のもと、IntelのEMIB-T（Embedded Multi-die Interconnect Bridge – Tiled）パッケージング技術を採用し、2027年末までに量産開始を目指しています。EMIB-Tは、複数のダイ（チップ）を単一のパッケージ基板上で効率的に接続する技術であり、CoWoSと並んでAIおよびHPC（高性能コンピューティング）向けチップの性能向上に不可欠な先端パッケージングソリューションです。MediaTekは決算説明会で、EMIB-Tの歩留まりが安定した量産をサポートできるレベルに達したと述べており、2027年の生産計画に自信を示していました。しかし、今回の報道は、EMIB-Tの基板製造プロセスにおける課題を示唆しており、Googleが安定供給を確保するためにCoWoSという実績ある代替手段を検討せざるを得ない状況に直面していることを表しています。
背景・業界文脈
AIモデルの複雑化とデータ量の増大は、高性能なAIアクセラレータの需要を爆発的に高めています。これにより、先端パッケージング技術は半導体サプライチェーンにおける主要なボトルネックの一つとなっています。Google、Amazon、Microsoftといったハイパースケーラー各社は、自社開発のカスタムAIチップに多額の投資を行っており、その供給安定性はデータセンターの拡張戦略に直結します。EMIB-TとCoWoSは、どちらも複数のチップを統合する強力な技術ですが、それぞれの技術には独自の製造上の課題と利点があります。GoogleがCoWoSをバックアップとして検討する背景には、単一技術への依存を避け、供給リスクを分散させたいという戦略的な意図があると考えられます。
今後の展望
Googleのこの動きは、先端パッケージング技術における競争と課題の深刻さを浮き彫りにしています。Intelにとって、EMIB-Tの歩留まり改善は、カスタムAIチップ市場での信頼を確立し、CoWoSに対抗するための喫緊の課題となります。一方で、TSMCにとっては、CoWoSの需要がさらに増加する可能性があり、その継続的な能力拡張がより重要になるでしょう。この二重戦略は、今後数年間のAIアクセラレータ供給における柔軟性とレジリエンスの確保が、大手技術企業にとって極めて重要であることを示しており、半導体業界全体の技術開発競争とサプライチェーン戦略に影響を与えることになります。
元記事: https://www.digitimes.com/news/a20260917PD208/google-tpu-cowos-substrate-2027.html
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
