主要成果
2026年のAdvanced Packaging Conference（APC）では、AIシステムの飛躍的な性能向上を可能にするための電力供給および相互接続技術の革新が最重要テーマとして掲げられます。特に、2.5D/3D統合、チップレットアーキテクチャ、ヘテロジニアス統合といった先端パッケージング技術が、HPC、AI、車載、5G/6Gといった次世代アプリケーションにおけるシステムレベルの性能スケーリングを維持するための鍵であると強調されます。
技術詳細と革新
- 2.5D/3D統合とチップレットアーキテクチャ: 複数のダイを水平または垂直に統合することで、帯域幅を劇的に向上させ、レイテンシを削減します。チップレットは、異なる機能を持つコンポーネントを独立して製造し、後工程で統合することで、設計の柔軟性と歩留まり向上に貢献します。
- ヘテロジニアス統合と先進基板: 異なるプロセスノードで製造された多様なチップ（CPU、GPU、メモリ、IO）を一つのパッケージに統合する技術が進化しています。特に、ガラス基板や有機基板の改良は、より高い配線密度と優れた電気的・熱的性能を提供し、AIチップの性能向上に不可欠です。
- パワーと相互接続の革新: 裏面電源供給ネットワーク（BSPDN）は、電力供給経路を短縮し、電圧降下を低減することで、チップの性能と電力効率を向上させます。また、極めて微細なピッチ（ファインピッチ）での相互接続技術（例: ハイブリッドボンディング）は、より高密度な積層とチップ間のデータ転送速度の向上を可能にします。
背景と業界文脈
AIワークロードの複雑化とデータ量の爆発的な増加は、半導体チップの設計と製造に新たな挑戦をもたらしています。従来のムーアの法則によるトランジスタのスケーリングだけでは、性能向上のペースが鈍化し、「パワーウォール」や「メモリウォール」といった課題に直面しています。このため、先端パッケージングとテスト技術は、システム全体の性能を向上させるための重要なフロンティアとして位置づけられています。
今後の展望
APC 2026では、これらの技術革新に加え、サプライチェーンの回復力、サステナビリティ（持続可能性）への取り組み、および新材料の開発が議論されます。特に、チップ-パッケージ-システム共同設計は、初期段階からパッケージングの制約を考慮することで、最適なシステム性能とコスト効率を実現するための重要なアプローチとなります。会議は、業界関係者にとって、AI時代の先端半導体パッケージングにおける新たな機会と課題を理解し、今後の戦略を策定するための貴重な洞察を提供するでしょう。
元記事: https://www.semiconeuropa.org/APC
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント