主要成果
TSMCのCoWoS（Chip-on-Wafer-on-Substrate）先進パッケージング容量は、2026年まで完全に予約済みであり、その製造設備のリードタイムが52週から78週間と長期にわたるため、NVIDIAにとって深刻な供給ボトルネックとなっています。この状況が、NVIDIAがIntelのEMIB（Embedded Multi-die Interconnect Bridge）のような代替パッケージング技術を検討する主要因となっています。
技術・臨床詳細
CoWoSは、GPU（Graphics Processing Unit）、HBM（High Bandwidth Memory）、および複数のチップレットをシリコンインターポーザ上に統合し、極めて高い帯域幅と低遅延を実現する最先端の2.5D/3Dパッケージング技術です。NVIDIAの高性能AIチップには不可欠ですが、その製造能力は限られています。NVIDIAは現在、TSMCのCoWoS容量の約60%を確保していると推定されていますが、AIチップの需要急増により、この割り当てでも十分とは言えません。一方、AMDのCoWoS容量は全体の約11%に留まっており、同社はベニスEPYC CPUとMI400 GPUの両方にCoWoS供給を割り当てる必要があり、これが供給制約をさらに悪化させています。CoWoS製造に必要な特殊な設備は、注文から納入、設置、立ち上げまでに数年を要するため、短期間での供給改善は難しいのが現状です。
背景・業界文脈
AIモデルの複雑化とデータ量の爆発的な増加は、半導体チップの性能限界を押し上げ、先進パッケージング技術の重要性をかつてないほど高めています。CoWoSは、ムーアの法則の減速が指摘される中で、チップレット技術や3Dスタッキングによる性能向上を実現するための鍵となっています。TSMCはCoWoS技術のリーダーですが、AIチップ需要の爆発的な増加により、その生産能力が追いつかない状況です。この供給不足は、AIチップのコスト上昇と市場投入の遅延に繋がり、半導体業界全体の成長に影響を与えています。NVIDIAがIntelのEMIBのような競合技術を検討していることは、サプライチェーンの多角化と、先進パッケージング市場における競争の激化を示唆しています。
今後の展望
TSMCのCoWoS容量の制約は、NVIDIAのAI GPU出荷能力に直接的な影響を与え、AMDのような競合他社にとっても製品供給のボトルネックとなるでしょう。この状況は、Intelが独自の先進パッケージング技術であるEMIBを他社に提供する機会を創出し、半導体エコシステム全体の多様化を促進する可能性があります。CoWoS製造設備の長期にわたるリードタイムを考慮すると、先進パッケージングの供給不足は2026年以降も継続すると予測され、AIチップ市場の成長ペースを左右する重要な要因であり続けるでしょう。NVIDIAは、長期的な供給安定化のため、複数のサプライヤーや技術オプションを確保する戦略を加速させる必要があります。
元記事: https://bingx.com/en/news/post/will-tsmc-s-capacity-crunch-derail-the-amd-stock-rally
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント