主要成果
CoWoS（Chip-on-Wafer-on-Substrate）は、GPU、HBM（High Bandwidth Memory）、およびチップレットを高密度に統合するための先進パッケージング技術であり、その限られた生産能力がAI GPU出荷における製造統合のボトルネックとして機能しています。このCoWoSの不足は、HBMメモリそのものの不足とは異なる、より本質的な制約をAIチップのサプライチェーンにもたらしています。
技術・臨床詳細
CoWoS技術は、複数のロジックダイとメモリダイ（HBMスタック）をシリコンインターポーザ上に横方向に配置し、その後、これらを最終的な有機基板上に統合するものです。このプロセスにより、チップ間のデータ伝送距離が大幅に短縮され、超高帯域幅と低遅延が実現されます。これは、AIモデルの膨大なデータ処理量と高速な演算能力に対応するために不可欠です。CoWoSの製造には、極めて高精度なウェハレベルのプロセス、微細なボンディング技術、そして高度な検査が要求され、これらの工程は従来のパッケージングよりもはるかに複雑で、多大な設備投資と長いリードタイムを必要とします。そのため、CoWoSの生産能力を急速に拡大することは困難です。一方、HBM不足とは、DRAMウェハ自体の生産能力やHBMスタックの組立工程における問題に起因するメモリチップそのものの供給不足を指します。CoWoS不足は、たとえ十分なHBMが供給されても、それをGPUと統合するパッケージング能力がないためにAI GPUを製造できないという状況を意味します。
背景・業界文脈
AIの爆発的な成長は、高性能AIチップに対する需要を前例のないレベルにまで押し上げています。NVIDIAのような企業が開発するAI GPUは、CoWoSのような先進パッケージング技術を通じて、GPUとHBMをシームレスに統合することで、その性能を最大化しています。しかし、CoWoS技術はTSMCなど一部のファウンドリやOSAT（Outsourced Semiconductor Assembly and Test）プロバイダーしか製造できず、その生産能力はAIチップ需要の増加に追いついていません。このボトルネックは、AIチップの市場投入の遅延やコスト上昇に繋がり、AIインフラ全体の構築ペースに影響を与えています。業界は、HBM不足とCoWoS不足という二重の課題に直面しており、両者の解消がAI産業の持続的な成長には不可欠です。
今後の展望
CoWoSの製造能力の制約は、今後もAI GPUの供給に大きな影響を与え続けるでしょう。このボトルネックを解消するためには、TSMCやそのOSATパートナーによる大規模な設備投資と技術革新が継続的に必要となります。また、NVIDIAのようなAIチップ設計企業は、CoWoS供給の多様化を検討したり、IntelのEMIBのような代替パッケージング技術の採用も視野に入れる可能性があります。HBMとCoWoSのいずれか一方の供給が不足しても、AI GPUの最終的な供給は阻害されるため、サプライチェーン全体のバランスの取れた強化が求められます。この課題の克服が、次世代AIコンピューティングの実現と普及を左右する重要な鍵となるでしょう。
元記事: https://www.biyapay.com/en/blogdetail/4358-what-is-cowos-why-does-it-limit-nvidia-gpu-shipmen
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント