主要成果
研究チームは、内蔵EOイコライザを統合したシリコンフォトニック結晶導波路（PCW）スローライト変調器を開発し、帯域幅と効率のトレードオフを克服しました。この変調器は、デバイス長わずか320µmという小型サイズでありながら、FinFETベースのCMOS技術と互換性のある低電圧駆動を実現しています。具体的な性能として、OOK（On-Off Keying）方式では140Gb/sの動作を26fJ/bitのエネルギー消費で達成しました。さらに、PAM4（4値パルス振幅変調）においては、DSPを一切使用せずに180Gb/sを、低複雑度な11タップのデジタルイコライザを併用することで200Gb/sの伝送速度を達成しています。
技術・詳細
本技術の核心は、セグメント化されたスローライト位相シフタ内に光遅延線とクロッシングをモノリシックに統合し、チップ上でフィードフォワード応答を合成した点にあります。これにより、内蔵EOイコライザが固有のロールオフをハイパス特性で補償し、3dB帯域幅を拡張させました。
スローライト位相シフタは、高い群屈折率（ng > 20）を利用して光と物質の相互作用を強化するため、従来のシリコン変調器に比べてVπL（電圧・長さ積）とデバイス長を大幅に短縮できます。従来のp-n接合位相シフタが数ミリメートルの電極を必要とするのに対し、本手法では電極を短くできるため、RF伝搬損失を抑制し、CMOS互換の低電圧動作を可能にしています。
背景・業界の文脈
AIデータセンター向けのマルチTb/s光インターコネクトでは、高速・低消費電力かつコンパクトなトランシーバーが不可欠です。しかし、従来のシリコンマッハツェンダー変調器は変調効率が低く、デバイスが大型化しやすいため、高速化には高スイングドライバや、100タップに及ぶ複雑で電力消費の激しいDSPによる補正が必要でした。また、既存のスローライト変調器でも、RC時定数がボトルネックとなり帯域幅が制限されるか、あるいは高速化のために高電圧ドライバやニューラルネットワークベースの重いDSPに依存せざるを得ないという課題がありました。
今後の展望
本研究で提案されたEOイコライザの内蔵戦略は、電力消費の激しい電子回路への依存度を低減させます。高い変調効率によってフットプリントと電圧の制約を排除し、マルチレベル変調に理想的なイコライザ特性を確保できたことで、エネルギー制約の厳しいスイッチングシステム向けに、高密度なマルチTb/s共パッケージ光学（CPO）を実現するための有望なアプローチになると期待されます。
元記事: https://doi.org/10.1038/s41467-026-78128-1
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
