トランジスタ– tag –
-
2nm以下ノードでプロセス境界が曖昧化し、チップレット高集積化で熱密度・構造的ストレスが増大、ハイブリッドボンディングが注目される
Semiconductor Engineering アメリカ 概要 2nm以下のプロセスノードでの半導体製造において、トランジスタの微細化とプロセス感度の高まりにより、従来のプロセス境界が曖昧になっています。特に、多くのダイがチップレットとして集合する構造は、熱密度と... -
200mmウェハー上でCMOS互換GFET製造プロセスが最適化、97%のデバイス歩留まりを達成し産業化へ大きく前進
ACS Publications ベルギー 概要 Imecらの研究チームは、200mmウェハー上でCMOS互換グラフェン電界効果トランジスタ（GFET）の製造および分析プロセスを最適化し、産業化に向けた重要な一歩を踏み出しました。この最適化されたプロセスは、97%という高いデ... -
米中研究者が世界初のグラフェン半導体を開発、電子移動度シリコンの10倍で既存チップと互換
Iron Circuit (YouTube) アメリカ、中国 概要 ジョージア工科大学と天津大学の研究チームが、Nature誌（2024年1月）で発表された世界初の機能性グラフェン半導体の開発について言及されています。このグラフェン半導体は、電子移動度がシリコンの10倍とい... -
Paragraf、12チャンネルグラフェンFETプラットフォーム「PMF2002」とリアルタイムリーダーを発表
All About Circuits イギリス 概要 グラフェンエレクトロニクスメーカーのParagrafは、研究者および診断開発者向けに12チャンネルグラフェン電界効果トランジスタ（GFET）プラットフォーム「PMF2002」と、リアルタイムデータ収集システム「Enterprise Read... -
ウィスコンシン大学、カーボンナノチューブトランジスタでシリコンを超える性能を達成しナノエレクトロニクスを加速
Facebook (University of Wisconsin-Madison, Science Advances) アメリカ 概要 ウィスコンシン大学マディソン校の研究者たちが、最先端のシリコントランジスタを上回る性能を持つカーボンナノチューブ（CNT）トランジスタの開発に成功しました。この成果... -
Cerebras Systems、ウェハースケールエンジンWSE-3でAI推論のブレークスルーを達成：生成AIモデル向けに超低遅延・高スループットを実現
Cerebras Systems Press Release アメリカ 概要 Cerebras Systemsは、Wafer-Scale Engine 3 (WSE-3)によりAI推論能力における大きな飛躍を発表しました。WSE-3は、大規模生成AIモデル向けに記録的な低遅延と高スループットを実証しています。このプロセッ... -
台湾NYCUとTSMC、原子レベルで0.42ナノメートル半導体界面を設計し、トランジスタ性能を画期的に向上
ScienceDaily 台湾 概要 台湾の国立陽明交通大学（NYCU）とTSMC企業研究部門は、原子レベルで極薄半導体の界面を設計することで、0.42ナノメートルという画期的なトランジスタ性能を達成しました。この技術は、半導体と絶縁層の原子界面を精密に制御し、電... -
DAC 2026が「AIチップ開発の真の課題」に焦点：設計・製造プロセスの複雑性とコスト増大を議論
EE Times アメリカ 概要 2026年のDesign Automation Conference (DAC) で、「AIチップ開発の真の課題」に関するセッションが開催され、設計・製造プロセスの極めて複雑化とそれに伴うコスト増大が主要な議論となった。AIチップは、高性能化と多様なワーク... -
2D材料とファンデルワールスヘテロ構造向けにリソグラフィフリーの電気接点作製法を確立
MDPI スイス 概要 この研究は、2D材料およびファンデルワールスヘテロ構造向けの、テーブルトップでリソグラフィフリーの電気接点作製法として、銀ペイントマイクロマニピュレーション（SPMM）を導入しました。このアディティブかつ室温でのアプローチは、... -
IMEC、TSMC、Intel、Samsungが2D半導体トランジスタでシリコンの壁を越えムーアの法則を維持へ
Internet Pros アメリカ 概要 シリコントランジスタがスケーリングの限界に達する中、IMEC、TSMC、Intel、Samsungといった主要企業は、次世代チップ向けに原子レベルの薄さを持つ2D半導体へと目を向けています。硫化モリブデン（MoS2）などの2D材料は、数... -
東京大学研究チームが世界最小となる直径1nmの半導体ナノチューブ作製に成功
Academic Jobs (東京大学からの発表を引用) 日本 概要 東京大学の研究者らが、わずか1ナノメートルの直径を持つ半導体ナノチューブの世界最小記録を樹立しました。中西祐介准教授らが主導したこの成果は、超小型電子部品の開発に向けた画期的な一歩となり... -
Pd充填CNTトランジスタのドーピングを精密制御、接触抵抗半減とオン電流4倍増を実現し、カーボンエレクトロニクスを加速
Wiley (Small) 国際 概要 研究により、パラジウム（Pd）カプセル化と電子ビーム照射を組み合わせることで、単層カーボンナノチューブ（SWCNT）トランジスタのドーピングを精密に調整する戦略が確立されました。この革新的なアプローチにより、従来のSWCNT... -
Applied Materials、3Dチップスケーリング向けALDおよび選択的エッチング新システムを発表
Stock Titan (Company Press Release) アメリカ 概要 Applied Materialsは、3Dチップスケーリング技術を進化させるための新しい成膜（Centris Spectral SiN ALD）および選択的エッチングシステムを発表しました。Centris Spectral SiN ALDシステムは、高ア... -
サムスン電子、VLSIシンポジウムで業界最小の3D積層FET発表：AI・HPC向け性能・電力効率を大幅向上
MK 韓国 概要 サムスン電子は、2026年のVLSIシンポジウムにおいて、業界最小となる「3D積層FET」技術の研究成果を発表し、1,000を超える提出論文の中からベストペーパーに選出されました。この革新的なアーキテクチャは、従来の平面配置から上下にトランジ... -
CNTベースCFETと3D積層フォトダイオードのモノリシック統合に成功、統一型センシング・コンピューティングシステム実現へ
ACS Nano アメリカ 概要 この研究では、カーボンナノチューブ（CNT）ベースの相補型電界効果トランジスタ（CFET）と3次元（3D）積層フォトダイオードのモノリシック統合に成功しました。CNTの優れた電気的および光電子的特性と低温加工性を活用し、デジタ... -
IMEC、ASML、TSMCが300mmウェハーで2D材料トランジスタを実証、50nmコンタクトポリピッチ達成し産業利用へ前進
IMEC ベルギー 概要 IMECは、ASMLおよびTSMCとの共同研究により、2D材料ベースのn型およびp型FET向けの堅牢でスケーラブルな300mm統合プロセスを発表しました。この成果は、2026 IEEE/JSAP VLSI技術・回路シンポジウムで報告されたもので、MoS2をチャネル... -
Park Systemsが3Dパッケージング・ロジック研究向けに高度ナノスケール計測ポートフォリオを強化投資、次世代エレクトロニクスの発展を推進
PR Newswire アメリカ 概要 原子間力顕微鏡（AFM）とナノスケール計測ソリューションのグローバルリーダーであるPark Systemsは、3Dパッケージングおよびロジック研究向けの高度な計測ポートフォリオへの戦略的投資を発表しました。この投資は、次世代エレ... -
半導体製造の最先端技術：原子層堆積（ALD）と原子層エッチング（ALE）が次世代デバイスの微細化と性能向上を牽引
ELE Times インド 概要 半導体製造における原子層堆積（ALD）や原子層エッチング（ALE）といったナノスケールプロセスが、次世代半導体デバイスの微細化と性能向上に不可欠であることが強調された。これらの技術は、ムーアの法則を超えた進歩を推進し、新... -
POSTECH、超薄型テルル（Te）トランジスタの接触抵抗を劇的に低減しナノテクノロジー分野でブレークスルー
Mirage News 韓国 概要 POSTECHの研究チームが、超薄型テルル（Te）トランジスタの金属-半導体接触構造を再設計することで、接触抵抗を劇的に低下させる技術を開発した。このブレークスルーは、ナノテクノロジー分野の国際ジャーナルACS Nanoに掲載された... -
シリコンを超越するコンピューティングの未来：カーボンナノチューブの役割
Nanotechnology Perceptions オランダ 概要 カーボンナノチューブ（CNT）は、シリコンに続く次世代ロジックデバイスの主要候補として浮上しています。その理由は、1µmを超える平均自由行程を持つ準弾道輸送による非常に高いキャリア速度、カイラリティに依...
12