主要成果
ベルギーの研究機関IMECは、ASMLおよびTSMCとの連携により、2次元（2D）材料をチャネルとして利用したn型およびp型電界効果トランジスタ（FET）向けに、堅牢かつスケーラブルな300mmウェハー統合プロセスを開発し、その成果を2026 IEEE/JSAP VLSI技術・回路シンポジウムで発表しました。このブレークスルーにより、MoS2をベースとしたn型FETと、WS2またはWSe2をベースとしたp型FETが、50nmという微細なコンタクトポリピッチ（CPP）で初めて動作実証され、期待通りの電流-電圧特性を示すことが確認されました。
技術・臨床詳細
この革新的なプロセスは、既存の300mmシリコンウェハー製造ラインに2D材料技術を統合するものです。n型FETには二硫化モリブデン（MoS2）が、p型FETには二硫化タングステン（WS2）または二セレン化タングステン（WSe2）がチャネル材料として採用されています。これらの2D材料は、原子レベルの薄さでありながら高い移動度を持つため、極限まで小型化されたトランジスタの実現を可能にします。50nmのコンタクトポリピッチは、将来的な超小型LSI回路の設計において極めて重要な指標であり、このピッチでの安定動作は、2D材料が従来のシリコンに代わる次世代半導体材料として有望であることを強く示唆しています。
背景・業界文脈
ムーアの法則の限界が近づく中、半導体業界は、より高性能で低消費電力のデバイスを実現するための新しい材料とアーキテクチャを模索しています。2D材料は、その優れた電気的特性と、原子レベルで薄いという特性から、次世代トランジスタのチャネル材料として大きな期待を集めてきました。しかし、研究室レベルでの成果を実際の半導体製造プロセス（ファブ）にスケールアップする際には、材料の均一性、歩留まり、既存製造装置との互換性など、多くの技術的課題が存在しました。IMEC、ASML、TSMCという半導体業界の主要プレイヤーが連携した今回の成果は、これらの課題を克服し、2D材料トランジスタの産業利用に向けた大きな前進を意味します。
今後の展望
今回の300mmウェハー上での2D材料トランジスタの実証は、「ラボからファブへ」の移行を加速させる画期的なステップです。これにより、2D材料を用いた超低消費電力・高性能のロジックデバイスやメモリの開発が現実味を帯びてきます。将来的には、スマートフォン、AIチップ、IoTデバイスなど、幅広いエレクトロニクス製品の性能を飛躍的に向上させることが期待されます。さらに、この技術は、半導体製造プロセスの革新を促し、関連する装置や材料産業にも新たなビジネスチャンスをもたらすでしょう。次世代コンピューティングの基盤技術として、2D材料ベーストランジスタのさらなる研究開発と実用化が強く期待されています。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント