主要成果
半導体製造装置大手であるApplied Materialsは、3Dチップスケーリング技術をさらに進化させるための革新的な新しい成膜および選択的エッチングシステムを発表しました。新システムには、高アスペクト比の3D構造に均一かつ低温で窒化ケイ素を成膜できるCentris Spectral SiN ALD（原子層堆積）システムが含まれます。この技術は、ゲート・オール・アラウンド（GAA）トランジスタのコンタクトライナー形成において特に重要であり、主要なチップメーカーにすでに採用されています。
技術・臨床詳細
Centris Spectral SiN ALDシステムは、複雑な3D構造（例えば、GAAトランジスタのナノシートチャネル周辺）において、均一な膜厚と優れた被覆性を持つ窒化ケイ素（SiN）膜を、低いプロセス温度で形成できるように設計されています。従来の成膜技術では、高アスペクト比構造の底部や側壁に均一な膜を形成することが困難であり、デバイス性能や信頼性のボトルネックとなっていました。低温プロセスは、繊細な3D構造への熱損傷リスクを低減し、既存の材料との整合性を高めます。
このSiN膜は、GAAトランジスタのゲート電極とチャネル間の電気的絶縁を提供するコンタクトライナーとして機能します。高アスペクト比で均一なSiN膜の成膜は、GAAトランジスタの性能向上、リーク電流の抑制、および歩留まり向上に直結します。Applied Materialsの新しい選択的エッチングシステムは、これらの3D構造から不要な材料を高精度に除去するために設計されており、次世代チップの微細化と積層化を可能にします。
背景・業界文脈
半導体業界は、集積回路のさらなる性能向上と小型化を目指し、平面的な微細化の限界に直面しています。この課題を克服するため、GAAトランジスタや3D NANDフラッシュメモリといった「3Dチップスケーリング」技術が不可欠となっています。これらの技術は、複雑な高アスペクト比構造を必要とし、その製造には原子レベルでの精密な成膜とエッチングが求められます。Applied Materialsの新しいシステムは、これらの最先端プロセス要件に対応し、今後の半導体技術ロードマップを支える基盤技術となります。
今後の展望
Applied Materialsの新しい成膜および選択的エッチングシステムは、ロジックおよびメモリアプリケーションにおける次世代チップの製造可能性を大きく改善し、デバイス性能を向上させるでしょう。主要なチップメーカーによる早期採用は、この技術が業界にとって不可欠なものであることを示しています。今後、これらの技術がさらに広く普及することで、より強力でエネルギー効率の高いAIプロセッサ、高性能モバイルデバイス、およびデータセンター向けチップの開発が加速されると期待されます。これは、半導体産業における継続的な革新と技術的優位性を維持するための重要な投資であり、ナノテクノロジーが現代エレクトロニクスの根幹を支えていることを示します。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント