主要成果
サムスン電子は、2026年のVLSIシンポジウムにおいて、業界最小の「3D積層FET」（電界効果トランジスタ）技術に関する画期的な研究成果を発表しました。この発表は、1,000を超える提出論文の中からベストペーパーに選出されるという快挙を達成しました。この新しい3D積層トランジスタアーキテクチャは、従来のトランジスタ配置方法を根本的に変革し、AIおよび高性能コンピューティング（HPC）向けの次世代半導体において、性能と電力効率を劇的に向上させる可能性を秘めています。
技術・臨床詳細
- 3D積層アーキテクチャ: サムスンが発表した3D積層FETは、トランジスタを横並びに配置する従来の設計とは異なり、上下に垂直に積層する構造を採用しています。この技術は、限られたシリコン面積内でトランジスタ密度を大幅に高めることを可能にします。
- ナノシートチャネルの導入: 研究チームは、2つのトランジスタを上下に積層した構造に、それぞれ3つの「ナノシートチャネル」を適用しました。ナノシートチャネルは、電流が流れる経路を広げ、ゲートとの接触面積を増やすことで、電流駆動能力を向上させるとともに、ゲート制御性を強化します。これにより、トランジスタのオン状態電流を最大化し、オフ状態電流を最小化することで、高い性能と低いリーク電力を両立させることが可能になります。
- 性能と電力効率の向上: この3D積層FET技術は、より小型で高密度なチップの作成を可能にし、特にAIアクセラレータやHPCプロセッサといった、膨大なデータ処理能力と高い電力効率が求められるアプリケーションにおいて、既存の技術を凌駕するパフォーマンスを提供すると期待されています。具体的な性能向上率は言及されていませんが、集積度の向上と効率的な電流制御により、処理速度の向上と消費電力の大幅な削減が見込まれます。
背景・業界文脈
半導体業界は、ムーアの法則の限界に直面しており、トランジスタの微細化だけでは性能向上が難しくなっています。このため、メーカー各社は、3次元積層技術や新しいトランジスタ構造の開発に注力しています。サムスン電子は、Gate-All-Around (GAA) FET技術で先行しており、今回の3D積層FETはその延長線上にある技術革新と位置付けられます。AIやデータセンターの需要が爆発的に増加する中、チップの性能と電力効率は最重要課題となっており、サムスンは今回の技術で競争優位性を確立しようとしています。今後の展望
サムスンの3D積層FET技術は、将来の高度なプロセスノードにおける半導体設計と製造に革命をもたらす可能性を秘めています。この技術が量産段階に移行すれば、AIチップ、HPC、モバイルプロセッサなど、あらゆる次世代デバイスの性能と電力効率を劇的に向上させることが期待されます。サムスンは、この成果を基に、より高性能でエネルギー効率の良い半導体ソリューションを提供し、グローバル市場におけるリーダーシップをさらに強化していくでしょう。この研究は、半導体技術の次のフロンティアを切り開く重要な一歩となります。
元記事: https://www.mk.co.kr/en/business/12076635
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント