主要成果
Intelが開発したEMIB（Embedded Multi-die Interconnect Bridge）は、2.5Dパッケージング技術の一種であり、パッケージ基板内に埋め込まれた小さなシリコンブリッジを介して隣接するダイを効率的に接続します。この技術は、広範なルーティングと電力配分を従来のパッケージ基板が担う一方で、高帯域幅接続が要求される箇所にのみ、微細ピッチのルーティングを集中的に配置するという革新的なアプローチを採用しています。これにより、広範囲にわたる高価なシリコンインターポーザーが不要となり、コスト効率を維持しながら、高性能な多ダイ統合を実現します。
技術詳細
EMIBの構造は、パッケージ基板の誘電体層内に直接埋め込まれた小型のシリコンブリッジを特徴とします。このブリッジは、隣接するチップレット（ダイ）間を超微細な配線ピッチで接続し、チップレットレベルでの高帯域幅かつ低レイテンシの通信を可能にします。従来の2.5Dパッケージングでは、複数のダイを広範囲なシリコンインターポーザー上に配置する必要がありましたが、EMIBはこのインターポーザーを局所的なブリッジに限定することで、製造コストと複雑性を大幅に削減します。ブリッジ以外の部分では、よりコスト効率の高い有機パッケージ基板が信号ルーティングと電力供給を担います。この「局所的なインターポーザー」アプローチは、必要な場所にのみ高密度接続を提供し、それ以外の部分では標準的なパッケージング技術を利用するという点で、非常に柔軟性と拡張性に優れています。EMIBは、特にチップレットプロセッサ、AIアクセラレーター、高性能コンピューティング（HPC）デバイス、FPGA、そしてロジックチップとHBM（High Bandwidth Memory）を組み合わせたパッケージングにおいて、その真価を発揮します。これにより、これらの複雑なシステムが単一パッケージ内でシームレスに連携し、優れた性能を発揮できるようになります。
背景・業界文脈
ムーアの法則の物理的限界が近づくにつれて、半導体業界は単一チップ内のトランジスタ密度向上だけでなく、パッケージング技術による性能向上へと焦点を移しています。特に、複数の異なる機能を持つダイを一つのパッケージに統合するチップレットアーキテクチャや2.5D/3Dパッケージングは、システム性能、電力効率、製造コストのバランスを取る上で不可欠な技術となっています。IntelのEMIBは、このような業界トレンドの中で、高帯域幅とコスト効率を両立させるソリューションとして登場しました。TSMCのCoWoS（Chip-on-Wafer-on-Substrate）などの競合技術が広範囲なシリコンインターポーザーを使用するのに対し、EMIBはよりターゲットを絞ったアプローチを取ることで、特定のアプリケーションにおいて高い競争力を持ちます。AIアクセラレーターやHPCにおけるメモリとロジックの緊密な統合は、データ処理能力を最大化するために不可欠であり、EMIBはそのための効果的な手段を提供します。
今後の展望
EMIB技術は、高性能コンピューティングの未来を形作る上で重要な役割を果たすでしょう。特にAIの進化とデータ処理要求の増大に伴い、HBMとロジックダイのより緊密な統合が求められる中で、EMIBのような技術は、帯域幅と電力効率のボトルネックを解消する鍵となります。将来的には、より多様な種類のチップレット（例：アナログ、RF、セキュリティモジュール）を単一パッケージに統合する異種統合の可能性を広げ、特定アプリケーション向けに最適化されたカスタムソリューションの設計を加速させると期待されます。IntelはEMIBをさらに進化させ、チップレットエコシステムの普及を推進することで、半導体業界全体のイノベーションを牽引していくと考えられます。
元記事: https://www.bestpcbs.com/blog/2026/10/emib/
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
