主要成果
ERS electronicは、AIおよびチップレットアーキテクチャの性能向上に貢献する、完全自動のパネルレベルパッケージング（PLP）システムを発表しました。この画期的なシステムは、最大310x310mmの大型基板に対応し、これまで個別の装置で行われていた一時的なキャリアボンディング、デボンディング、およびデテーピングという3つの熱的に重要なプロセスステップを、単一の自動プラットフォームに統合することに成功しました。これにより、ツール間の転送に伴う時間ロスや品質リスクを排除し、生産効率と歩留まりを大幅に向上させます。最初のユニットはすでに大手半導体メーカーに出荷され、そのパネル生産ラインに組み込まれて稼働を開始しています。
技術・臨床詳細
このERS electronicの完全自動PLPシステムは、特に3D IC、高帯域幅メモリ（HBM）、2.5D ICパッケージングなど、デュアルキャリアボンディングおよびデボンディングワークフローの重要性が増している先端パッケージング技術に最適化されています。従来のプロセスでは、一時的なキャリアにウェハーまたはパネルを接合し、その後の高温プロセス（例: 熱圧縮ボンディング、銀焼結）を経て、最終的にキャリアから剥離する際に、複数の異なる装置間での手動または半自動での搬送が必要でした。ERSの統合プラットフォームは、これらの工程をシームレスに連携させることで、
- 熱履歴の一貫性: 全ての熱処理工程を同一プラットフォーム内で管理し、基板への熱ストレスを最小限に抑えます。
- 高精度な位置合わせ: ツール間転送の排除により、パネルサイズでの位置合わせ精度が向上します。
- 生産スループットの向上: プロセスステップ間のアイドルタイムを削減し、サイクルタイムを短縮します。
- 材料ハンドリングの簡素化: 複雑なハンドリングが不要となり、異物混入や損傷のリスクを低減します。
といったメリットを提供します。これにより、微細なパッケージング構造の信頼性と歩留まりが飛躍的に向上します。
背景・業界文脈
AIや高性能コンピューティング（HPC）の進化に伴い、半導体パッケージングは、より多くのトランジスタを小型かつ効率的に集積するために、2.5Dおよび3D統合へと急速に移行しています。パネルレベルパッケージングは、生産効率とコスト効率の向上という点で、従来のウェハーレベルパッケージングの次のフロンティアと見なされています。しかし、パネルサイズの大型化に伴い、一時的なキャリアを用いたハンドリングの複雑さと、それに伴う熱管理や高精度アライメントの課題が増大していました。ERS electronicのシステムは、これらの課題に対し、統合された自動化ソリューションを提供することで、PLPの本格的な普及を加速させる重要な役割を担います。
今後の展望
ERS electronicの完全自動PLPシステムの発表と大手メーカーへの初期出荷は、先端パッケージング市場における大きなマイルストーンです。このシステムは、AIチップやHBMの高性能化に不可欠な3D集積技術の量産化を支援し、半導体サプライチェーン全体の効率化とコスト削減に寄与するでしょう。今後、さらなるパネルサイズの大型化やプロセス要件の高度化に対応するため、同社の技術革新が継続されることが期待されます。これにより、ERS electronicは、AI駆動のコンピューティング時代において、先端パッケージング装置市場における主要なプレイヤーとしての地位を確立していくと考えられます。
元記事: https://chiplet-marketplace.com/insights/news/ers-electronic-310-x-310mm-panel-level-packaging
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
