Powertech Technology Corp– tag –
-
Googleの次世代TPU、IntelのEMIBパッケージング技術を初の量産採用し歩留まり目標達成
digitimes 台湾 概要 Googleは、次世代TPUにおいてIntelのEMIBパッケージング技術を量産採用し、既に歩留まり目標を達成しました。この採用は、技術性能、コスト、生産能力の全てがGoogleの厳格な基準を満たした結果であり、MediaTekとの提携によるもので... -
PowertechとBroadcom、シンガポールで4億ドル合弁事業を設立しAI ASIC向けFOPLP製造能力を拡大
Taipei Times 台湾 概要 Powertech Technologyは、Broadcomとの合弁事業を承認し、シンガポールに4億米ドルを投じてパネルレベル先端パッケージング（PLP）製造能力を構築する計画を発表しました。この合弁事業は、特にAI ASIC（特定用途向け集積回路）向... -
Powertech TechnologyとBroadcom、シンガポールに4億ドル投資しAI ASIC向けFOPLP製造合弁事業を設立
DigiTimes 台湾 概要 Powertech Technology (PTI)は、Broadcomとの合弁事業を承認し、シンガポールに4億ドルを投資してファンアウトパネルレベルパッケージング（FOPLP）の製造能力を構築する計画を発表しました。この戦略的な動きは、AI ASIC（特定用途向... -
モルガン・スタンレー、CoWoS需要が2027年までに93%急増し、AMD Venice CPUも採用と予測
Phemex News アメリカ 概要 モルガン・スタンレーは、CoWoS（Chip-on-Wafer-on-Substrate）技術の世界需要が2027年までに93%急増し、269.4万ユニットに達すると予測しています。この需要急増の最大の牽引役はNvidiaで、全体の45%を占めると見られます。特... -
Morgan Stanley、2027年までのCoWoS需要予測を269万ウェハに上方修正：CPUとASICが新たな牽引役に
Industry Analysis / Moomoo 不明 概要 Morgan Stanleyは、TSMCのCoWoSパッケージングに対する需要予測を大幅に上方修正し、2027年までに年間269万ウェハに達すると発表しました。従来のGPUに加え、CPUとASICがCoWoS需要の新たな主要な牽引役として浮上し... -
AMD、次世代Zen 7 CPU向けにPowertechのFOPLP技術を検討
TechPowerUp アメリカ 概要 AMDは、コードネーム「Grimlock」と呼ばれる次期「Zen 7」アーキテクチャのCPU向けに、Powertech Technologyのファンアウトパネルレベルパッケージング（FOPLP）ソリューションを含む、様々な先端パッケージング技術を検討して... -
AMD、台湾のAIエコシステムに100億ドル超を投資し先端パッケージングとEFB技術を強化
EE Times 台湾 概要 AMDは、AIインフラストラクチャと先端パッケージング能力を強化するため、台湾の半導体エコシステム全体に100億ドルを超える大規模な投資を行うことを発表しました。この投資は、ASE、SPIL、Powertech Technology（PTI）といった台湾の... -
ファンアウトパッケージング市場でFOPLPとWMCMがコストと性能の鍵に
概要 先進パッケージング市場は大きな変革期にあり、ファンアウト・パネルレベル・パッケージング（FOPLP）とマルチチップモジュール（WMCM）を用いたウェーハレベルチップスケールパッケージ（WLCSP）が重要なソリューションとして浮上しています。これら... -
AIがPLPとガラスコアによる先進パッケージングへの移行を加速
概要 この業界分析は、AIがパネルレベルパッケージング（PLP）およびガラスコア基板の採用をどのように推進しているかを議論しています。Yole Intelligenceの予測を引用し、TSMCの「CoPoS」（Chip-on-Panel-on-Substrate）のロードマップと、ウェハに対す...
1