1. 電子スピンとは何か ― 小さな磁石の向き

まず、身近な感覚から

方位磁針を思い出してください。針は小さな磁石で、北か南か、向きを持っています。電子には、これと似た性質があります。電子1個が、ごく小さな磁石のように振る舞い、「上向き」か「下向き」のどちらかを向きます。この性質をスピンとよびます。

では、なぜこれが量子ビットになるのでしょうか。量子ビットには、0と1に当たる2つの状態が必要です。電子スピンは、磁場をかけると「磁場に沿った向き」と「逆向き」の2つがはっきり分かれます。この2つに0と1を割り当てれば、量子ビットになります。

量子ビットの矢印との対応

本シリーズでは、量子ビットの状態を「球の中心から表面に向かう矢印」で表します。北極を向けば0、南極を向けば1、斜めを向けば0と1の重ね合わせです。電子スピンの場合は、この矢印を、そのまま「電子の小さな磁石の向き」に重ねて考えられます。矢印が斜めのとき、測ると0か1のどちらかに決まり、決まる確率は矢印の傾きで決まります。測ると、元の矢印は戻りません。

なぜ電子のスピンは、量子ビットに向いているのか

Burkard らの総説は、スピンを「電場に鈍感な、自然な2準位系」と説明し、そのために長いコヒーレンス（量子の状態が保たれる時間）が得られると述べています事実［参考資料3］。チップの中には、電気的な揺れ（電場のゆらぎ）がたくさんあります。スピンは磁石の向きなので、電気のゆらぎの影響を受けにくい、ということです。ただし「受けにくい」だけで、受けないわけではありません。後で見るように、実際の量子ビットの限界は、電気のゆらぎ（電荷ノイズ）と、周りの核スピンで決まります。

歴史を一行で

電子を量子ドットに閉じ込めて、スピンを量子ビットにする提案は、Loss と DiVincenzo が1998年に発表しました事実［参考資料1］。同じ1998年に、Kane は、シリコンの中のリン原子の核のスピンを使う量子コンピュータを提案しました事実［参考資料2］。この記事は、おもに前者（電子スピン）を扱い、後者（リン原子＝ドナー）は短く触れます。

2. 磁場とエネルギーと温度 ― なぜ極低温が必要か（本稿の計算）

磁場をかけると、電子スピンのエネルギーは2つに分かれます（図2）。この差 ΔE が、量子ビットの「0と1のエネルギーの差」です。ここでは、その大きさを、実際の数字で確かめます。

ステップ①：エネルギーの差を周波数で表す

自由な電子のスピンでは、磁場 1 テスラ（T）あたりの周波数が、約 28.02 GHzです（NIST の物理定数表：電子の磁気回転比を 2π で割った値は 28 024.951 MHz/T）事実［参考資料4］。シリコンの中の電子では、谷や界面の影響で、この値から少しずれることがあります（Burkard らの総説は、谷の状態の混ざりなどによる補正に触れています［参考資料3］）。たとえば、Steinacker らの装置（arXiv 版）では、磁場が 0.666 T で、ゼーマン・エネルギーは約 77 µeV、マイクロ波の周波数（局部発振器）は 18.610 GHz と書かれています事実［参考資料19］。上の自由電子の値で計算すると、28.025 GHz/T × 0.666 T ＝ 約 18.7 GHzで、論文の値とほぼ一致します本稿の計算。18 GHz 台は、電子レンジ（約 2.45 GHz）より高い、マイクロ波の周波数です。

ステップ②：これを温度に直す

周波数 f のエネルギーは h × f（h はプランク定数）です。これを温度に直すと、0.666 T のときの ΔE は約 77 µeV（マイクロ電子ボルト）、温度に換算すると約 0.90 K（ケルビン）です本稿の計算（プランク定数とボルツマン定数は NIST の値［参考資料4］）。つまり、温度が 0.9 K（−272 ℃）のとき、周りの熱の揺れのエネルギーと、スピンの上下のエネルギー差が同じくらいになるのです。

ステップ③：熱で、向きがばらける

周りの熱の揺れが大きいと、スピンは上向きと下向きにランダムにばらけます。「どれだけ低いエネルギーの向きに偏っているか」（偏極率 P）は、熱のエネルギーを k_BT として、P ＝ tanh（ΔE ÷ 2k_BT）で計算できます（本記事による解説。熱平衡の2準位系の一般的な式）。式の意味は、「ΔE が熱エネルギーより十分大きいほど、P は1に近づく（ほぼ全員が低い向き）」です。数値で見ましょう。

計算：ΔE ＝ h × 28.025 GHz/T × B、P ＝ tanh（ΔE／2k_BT）（本稿の計算）。定数は NIST の物理定数表。自由電子の値を使用（シリコン中では少しずれうる）。

3. 電子を1個だけ閉じ込める ― 量子ドットの2つの作り方

身近な例：小さなくぼみに、ビー玉を1個だけ入れる

電子スピンを量子ビットにするには、電子を1個だけ、決まった場所に置かなければなりません。たとえるなら、平らな板に小さなくぼみを作り、ビー玉を1個だけ入れるようなものです。半導体チップでは、くぼみを「電圧」で作ります。チップの表面に細い金属の電極（ゲート）を並べ、電圧をかけると、その真下の電子が集まったり、押し出されたりします。こうして電子を閉じ込めた小さな領域を量子ドットとよびます（量子ドットの材料としての話は本シリーズ「量子ドット」編にあり、ここでは「電子を1個ずつ入れる小部屋」の意味で使います）。

Burkard らの総説も、ゲート電極の電圧で電子を閉じ込める素子（ゲート定義の量子ドット）を、電子スピン量子ビットの基本形として整理しています事実［参考資料3］。

つくり方は主に2通り

シリコンの量子ドットは、電子をどこに溜めるかで、おもに2つのタイプに分かれます。MOS型は、シリコンと酸化膜（SiO₂）の境目（界面）に電子を溜めます。Si/SiGe型は、シリコンとシリコン・ゲルマニウム合金（SiGe）を積み重ね、薄いシリコンの層（量子井戸）に電子を溜めます。

元のSVG・数値・出典を確認する

元SVGの説明：概念図（ベクター作図）。MOS型（左）とSi/SiGe型（右）の断面です。層の厚さ・電極の数と形は説明のための例示で、実在の素子の寸法ではありません。MOS型の例として Steinacker らの素子は、熱酸化膜とポリシリコンのゲートを使っています［参考資料19］。Si/SiGe型の例として Noiri らの素子は、Al のゲートと Ti/Co のマイクロ磁石を使っています［参考資料13］。

表の整理は本稿の計算（整理）。数値は各論文・総説の記載。どちらのタイプが優れているかを論じるものではありません。

4. 操作と読み出し ― マイクロ波で回し、電荷に変えて読む

電子スピンを量子ビットとして使うには、準備する、回す、読むの3つが必要です。それぞれを、実験で使われている方法でやさしく説明します。

元のSVG・数値・出典を確認する

元SVGの説明：概念図（ベクター作図）。電子スピン量子ビットの基本の流れです。実際の実験では、準備・操作・読み出しを多数回くり返し、結果の割合から忠実度などを求めます。図中の記号と配置は説明用です。

① 準備 ― 向きをそろえて、始める

最初に、量子ビットを「0」の状態に準備します。シリコンのスピン量子ビットでは、低温にして、電子が低いエネルギーの向きを向きやすい状況にします（第2章の計算）。Steinacker らの実験では、量子ドットを電子の貯蔵部から切り離した状態で、電子を4個入れて使っています（arXiv 版の記載）［参考資料19］。

② 操作 ― マイクロ波で矢印を回す

スピンの上下のエネルギー差 ΔE に合った周波数の、マイクロ波の磁場を当てると、矢印が回ります（磁気共鳴の原理。第2章の図2）。当てる時間（パルスの長さ）で、回る角度が決まります。これが1量子ビットゲートです。

マイクロ波を当てる方法は、実験によって2種類あります。Steinacker らは、素子の近くに作ったアルミニウムの線（ストリップライン）に電流を流して、マイクロ波の磁場を作っています事実［参考資料19］。Noiri らは、素子の上に置いた小さな磁石（Ti/Co のマイクロ磁石）が作る「磁場の傾き」を使い、ゲート電極の電圧を振って、電子をほんの少し揺らすことでスピンを回しています事実［参考資料13］。後者は、電気の信号だけでスピンを操作できる点が特徴です。

2量子ビットゲートでは、隣り合う2つの電子の間の壁（トンネル障壁）を、ゲート電極（図4のJ）の電圧で低くします。すると、2つの電子が少しだけ相互作用して（交換相互作用）、一方のスピンの向きが、もう一方に影響します。Petit らは、この結びつきの強さをゲート電圧で 0.5〜18 MHz の範囲で変えられたと報告しています事実［参考資料23］。

③ 読み出し ― スピンの向きを、電荷の有無に変える

スピンの向きは、直接は測りにくい量です。そこで、スピンの向きを、電荷の有無に変えてから測ります。Elzerman らは2004年に、量子ドットの中の電子1個のスピンの向きを、電気的に1回の測定で読み取りました（スピン・電荷変換と、近くの電荷検出器による検出）事実［参考資料27］。いまのシリコン素子では、2つの電子のスピンが同じ向きか違う向きかで、電子が隣のドットへ移れるかどうかが変わる現象（パウリのスピン閉塞）を使う方法が使われます。Burkard らの総説は、この現象で、スピンの状態が電荷の配置に写される、と説明しています事実［参考資料3］。電荷の配置の違いは、近くの電荷センサー（単電子トランジスタなど）が、電流の変化として検出します［参考資料19］。

5. なぜシリコン、なぜ28Siか ― 核スピンというじゃま者

問い：電子スピンは、何に邪魔されるのか

電子スピンは、電気のゆらぎには鈍感でした。では、何が量子ビットを壊すのでしょうか。大きな原因の1つが、周りの原子の核です。原子核の中には、電子と同じように「小さな磁石」の性質（核スピン）を持つものがあります。電子の近くにこの核の磁石がたくさんあると、電子は、核の磁石が作るわずかな磁場を受けます。その磁場は、核の磁石の向きがゆっくり変わるにつれて、ゆらぎます。すると電子スピンの矢印が、少しずつぶれていきます。

Burkard らの総説は、GaAs（ガリウムヒ素）の量子ドットでは、この核の磁場のゆらぎによって、位相のそろっている時間（T₂*）が約 10 ns に制限されると述べています事実［参考資料3］。GaAs は、どの原子の核も磁石の性質を持つ材料です。これに対し、シリコンは事情が違います。

シリコンの同位体 ― 磁石を持つものと持たないもの

同じシリコンでも、原子核の重さが違う種類（同位体）があります。天然のシリコンには、28Si が 92.223%、29Si が 4.685%、30Si が 3.092% 含まれています（NIST）事実［参考資料5］。このうち、核スピン（磁石の性質）を持つのは 29Si だけです。28Si と 30Si は、持ちません（本記事による解説。Tyryshkin らは、28Si を「磁性を持つ核を含まない形のシリコン」と述べています［参考資料6］）。だから、28Si だけを集めたシリコンは、周りに邪魔な磁石がない「静かな容れ物」になります。

どれくらい静かになるのか ― 実験の数字

28Si を使うと、スピンのコヒーレンス（保たれる時間）が大きく伸びます。ドナー（リン原子）を使った、いくつかの結果を見てみましょう。

• Tyryshkin ら（2012）：残留する 29Si が 50 ppm 未満の高純度 28Si で、ドナー電子スピンのコヒーレンス時間 T₂ が最大 2 秒。電子間の相互作用を抑えると、1.8 K で 10 秒と外挿された事実［参考資料6］。（ppm は100万分の1。この実験は、多数のスピンの集まり＝アンサンブルでの測定です）
• Muhonen ら（2014）：28Si の基板の上の、ゲートを付けた素子で、1個のリン原子の核スピンのコヒーレンスが 30 秒を超え（CPMG という操作列を使用）、制御の忠実度は 99.99% を超えた。電子スピンの CPMG コヒーレンス時間は 0.5 秒を超えた事実［参考資料7］。

一方、量子ドットの電子スピンでは、Yoneda ら（2018）の 28Si/SiGe 素子で、位相のそろっている時間（T₂*）が 20 µs、1量子ビットゲートの忠実度が平均 99.9% を超え、揺らぎの主な原因は電荷ノイズだと報告されました事実［参考資料12］。ドナーの核スピン（秒単位）に比べて、量子ドットの電子（数十 µs）はずっと短い、という点にも注目してください。これは、量子ドットの電子が、電気的に操作しやすい代わりに、電気のゆらぎ（電荷ノイズ）にも敏感になるためです（本記事による解説）。

残る29Siは、何個くらいなのか（本稿の計算）

「残る 29Si が 800 ppm」と言われても、多いのか少ないのか実感しにくいので、数に直してみましょう。シリコン結晶の格子定数は 0.5431 nm（NIST）で、1つの立方体（単位格子）に 8 個の原子が入ります。したがって、1 cm³ あたりのシリコン原子は 8 ÷ (0.5431 nm)³ ＝ 約 5.0 × 10²² 個です本稿の計算［参考資料4］。

電子が広がる範囲を、仮に 20 nm × 20 nm × 5 nm とします（説明のための仮の寸法で、実在の素子の寸法ではありません）。この体積は 2.0 × 10⁻¹⁸ cm³ で、シリコン原子は約10万個入ります。この中の 29Si は、天然シリコンなら約 4,700 個、800 ppm なら約 80 個、400 ppm なら約 40 個、50 ppm なら約 5 個です本稿の計算。

28Si は、どうやって作るのか

同位体は、化学的な性質がほとんど同じなので、普通の化学精製では分けられません（本記事による解説）。そのため、重さの違いを使って分けます。

• ガス遠心分離などの工業的な方法：Dwyer らは、この方法を「産業用のガス遠心分離」と呼び、それに代わる方法を研究しました［参考資料8］。
• イオンの質量選別：Dwyer ら（2014）は、市販のシラン（SiH₄）からシリコンのイオンを作り、磁場で重さごとに分けて Si(100) 基板に堆積し、29Si と 30Si の割合がともに 1 × 10⁻⁶ 未満の膜を得たと報告しました事実［参考資料8］。Tang ら（2020）は、同様のイオンビーム堆積で、天然の割合から 99.99987%（29Si が 0.832 × 10⁻⁶）までの 28Si 薄膜を作り分けました事実［参考資料9］。いずれも実験室規模です。
• 精製したシランからの成長：Yoneda らは、同位体を精製したシラン（29Si が約 800 ppm）を原料に、ガスソース分子線エピタキシーで 28Si のひずんだ井戸を作りました［参考資料12］。Mazzocchi らは、CVD で成長した 28Si エピタキシャル膜（99.992%）を、300 mm 基板で報告しています（題名の記載）事実［参考資料10］。

同位体を制御した材料の全体像（シリコンとダイヤモンド）は、Itoh と Watanabe の総説が整理しています［参考資料11］。

6. 界面と谷（バレー）― 材料の「均一さ」が量子ビットの性能になる

電荷ノイズ ― もう1つの壁

28Si で核スピンを取り除いても、まだ壁があります。電荷ノイズです。電子スピンは電場に鈍感ですが、量子ドットでは、電場の揺れをかりて、スピンを操作しています。そのため、電場の揺れ（電荷ノイズ）を、拾ってしまいます。Yoneda らは、位相の乱れの原因が、磁気的なノイズではなく電荷ノイズ（周波数に反比例する 1/f 型）であること、またその 1/f 型のスペクトルが7桁の周波数にわたって広がっていることを示しました事実［参考資料12］。Steinacker らの素子では、単電子トランジスタで測った電荷ノイズは、1 Hz で約 0.8 µeV/√Hz、これは過去の同様な素子の低い値と同程度だったと報告されています（arXiv 版）事実［参考資料19］。

電荷ノイズの原因は、酸化膜の中や界面にある欠陥・不純物が、電子をつかんだり放したりすることだと考えられています（一般的な理解。本記事による解説）。ここに、素材技術者の出番があります。界面の質、膜中の欠陥、金属の不純物の管理が、量子ビットの性能を決めます。

谷（バレー）― シリコンだけの、やっかいな性質

もう1つ、シリコンに特有の問題があります。それが谷（バレー）です。結晶の中の電子は、波として広がっています。シリコンでは、電子が最もエネルギーを低くできる「波の形」が、6通りあります（Burkard らの総説：伝導帯の極小が6つに縮退）事実［参考資料3］。この6通りの「谷底」のどれに電子がいてもよい、というのが、6つの谷です（実際の山や谷ではなく、電子の波の波長に関する話です）。

量子ドットでは、閉じ込めの向き（縦方向）の2つの谷だけが問題になります。MOS型では縦方向の電場、Si/SiGe 型ではひずみが、残りの4つの谷を持ち上げます。残った2つの谷の間のエネルギー差を、谷の分裂とよびます事実［参考資料3］。

谷の分裂が小さいと、何が困るのか

谷の分裂が、スピンのエネルギー差（ゼーマン・エネルギー）に近い、あるいはそれより小さいと、スピンの状態が谷の状態と混ざり、量子ビットとして使いにくくなります（本記事による解説。総説は、谷の状態の混ざりが、g因子やスピンの緩和に影響すると述べています［参考資料3］）。Yoneda らは、谷の分裂がゼーマンの分裂より十分に大きいことを、磁気分光で確認したと書いています［参考資料12］。図7の下のとおり、0.666 T で 77 µeV に対し、MOS型の報告値の範囲の下端（50 µeV）はそれを下回ります。つまり、谷の分裂の大きさの確認は、素子ごとに必要になります（本稿の読み取り）。

Si/SiGe 型には、さらに別の課題があります。Paquelet Wuetz らは、Si と Ge の原子の濃度が、界面の3次元的な場所ごとに揺らいでいるために、谷の分裂が多数の素子で大きくばらつくことを説明しました事実［参考資料28］。彼らは、これまでの常識に反して、井戸の中に Ge を少し混ぜて、この揺らぎを増やすことで、谷の分裂を統計的に大きくする提案をしています［参考資料28］。界面が「平らで均一」であることが、そのまま量子ビットの均一さに効く、という点が重要です。

7. 半導体工場で作る ― 300 mm ウェハーでの到達点と課題

なぜ「工場で作れる」ことが大事なのか

実用的な量子コンピュータには、誤りを訂正するために、非常に多くの量子ビットが必要だと考えられています。Neyens らは、固体素子で量子ビットを何百万個も1つのプロセッサに載せるには、素子の製造が、現代の CMOS 産業と同じ規模に達する必要があると述べています事実［参考資料22］。そこで、すでに巨大な量産の設備がある半導体工場を、量子ビットの製造にも使いたい、というのがシリコンスピン量子ビットの大きな動機です。

ところが、研究室でできた高性能の素子が、工場でも同じように作れるかは、別の問題でした。Steinacker らは、論文の冒頭で、研究室で作った素子の優れた忠実度と長いコヒーレンスが、半導体ファウンドリ（受託製造の工場）で作った素子でも再現できるかが明確でなかった、と書いています事実［参考資料20］。

工場での作り方の流れ

Steinacker らは、デバイスは Diraq が設計し、imec の300 mm のスピン量子ビット用の工程で製造したと書いています。ゲートの間隔（ピッチ）は 100 nm より小さく、速い試作と設計の自由度のために、光リソグラフィーと電子線リソグラフィー（EBL）を組み合わせています（arXiv 版）事実［参考資料19］。つまり、「300 mm の工場」でも、量子ビットのいちばん細かい部分には、電子線を使った描画が含まれています。一方、Intel は、Tunnel Falls を300 mm ウェハーの最先端のトランジスタ製造設備（極端紫外線＝EUV リソグラフィーを含む）で作ったと発表しています（企業の主張）［参考資料26］。

これまでの主な到達点（確認日 2026年10月16日）

数値は各論文・発表の記載。確認日 2026年10月16日。8量子ビットの論文には、ゲート忠実度の数値の記載が確認できなかった（要旨に記載なし）。表の整理は本稿の計算（整理）。

8. 到達点の読み方 ― 忠実度の数字をどう受け取るか

「99.5%」は、どのくらいすごいのか

量子ゲートの忠実度とは、「理想の操作にどれだけ近く実行できたか」を表す数字です（詳しくは本シリーズ「コヒーレンスとフィデリティ」編）。忠実度が99.5%なら、誤りは0.5%で、平均して200回の操作に1回は失敗する計算です本稿の計算。99.9%なら1,000回に1回、99.99%なら1万回に1回です。

目安になるのが、誤り訂正符号のしきい値です。Fowler らは、表面符号という方式で、誤り率が約1%以下であれば誤り訂正が働き始める、と示しました事実［参考資料36］（詳しくは本シリーズ「量子誤り訂正と表面符号」編）。Noiri らは、電子スピン量子ビットでは、2量子ビットゲートの忠実度が98%までにとどまっていたが、今回99.5%（1量子ビットゲートは99.8%）を得た、と報告しました事実［参考資料13］。

量子ビットの数と、同時に出す性能

Philips らは、2022年に、シリコンで6量子ビットのプロセッサを作り、操作・状態準備・測定をまとめて、まずまずの忠実度で動かしたと報告しました事実［参考資料17］。著者らは、量子ビットの数を増やすことと、高い忠実度を保つことは、普通は両立しにくい、と書いています。上で見たように、工場で作ったものでは、8量子ビットまでが確認できています（プレプリント）［参考資料21］。

言い換えると、シリコンスピン量子ビットの強みは、1つ1つの量子ビットの性能（長いコヒーレンスと高い忠実度）と製造の方法にあり、量子ビットの数は、これから増やしていく段階です（本記事による整理。確認日 2026年10月16日）。

ほかに、Mills らは、Princeton のグループとして、2量子ビットのシリコン量子プロセッサで、操作の忠実度が99%を超えたと報告しています（題名の記載）事実［参考資料15］。Mądzik らは、リン原子の核スピンを使ったドナー型で、1量子ビットゲートの忠実度が最大 99.95%、2量子ビットゲートが 99.37% であったと報告しています（ゲートセット・トモグラフィーで評価）事実［参考資料18］。

9. 高い温度で動かす試みと、長所・短所の整理

なぜ「温度を上げたい」のか

第2章の計算で見たとおり、量子ビットを良い状態で動かすには、低い温度が有利です。しかし、冷凍機の冷却能力は、温度が低いほど小さくなります。Yang らは、固体の量子ビットでは、量子ビットを1個増やすごとに発熱が増える一方、希釈冷凍機の冷却能力は 100 mK 以下で極めて限られる、と指摘しています事実［参考資料24］。そこで、もっと高い温度（1 K 以上）で動く量子ビットを探す研究が行われています。

• Petit ら（2020）：1 K を超える温度で、シリコンの量子ドットが、普遍的なゲートの組（1量子ビットゲートと2量子ビットゲート）を実行できると報告。1量子ビットゲートの忠実度は最大 99.3%、交換相互作用は 0.5〜18 MHz の範囲で調節できた事実［参考資料23］。
• Yang ら（2020）：約 1.5 K で、28Si の2量子ビットの単位素子を動作。1量子ビットゲートの忠実度 98.6%、コヒーレンス時間 2 µs。この値は、天然シリコンのスピン量子ビットを、ミリケルビンで測った値と同程度。磁場は 0.1 T まで下げられた。初期化と読み出しに、量子ドットの間の電子のトンネルだけを使い、電子の貯蔵部から切り離している事実［参考資料24］。
• Camenzind ら（2022）：シリコンの FinFET（フィン型トランジスタ）で、正孔（電子が抜けた穴）のスピンを量子ビットにし、4 K を超えて動作。駆動周波数は最大 150 MHz、1量子ビットゲートの忠実度は誤り訂正のしきい値の水準事実［参考資料25］。

長所と短所の整理（他の方式との優劣は論じません）

表の整理は本稿の計算（整理）。優劣の判断ではありません。他の方式（超伝導、イオン、中性原子、光）との比較は、本シリーズ各方式の編を参照してください。素子は論文ごとに条件が異なります。

10. 確認できなかったことと、まとめ

確認できなかったこと

• Steinacker らの Nature 版の本文：要旨は確認しましたが、29Si の残留量（400 ppm）などの詳しい記載は、arXiv 版（2024年10月、第2版）で確認しました。Nature 版の本文では、数値が変わっている可能性があります（Nature 版は4素子、arXiv 版は1素子で、T₂* などの値も異なります）。
• 8量子ビット論文の掲載誌：プレプリントは確認しましたが、Nature Communications への掲載（報道による）は、掲載ページで確認できませんでした。ゲート忠実度の数値は、要旨に記載がありませんでした。
• Intel の2024年以降の状況：Tunnel Falls（2023年）と Neyens ら（2024年）以後の、Intel のシリコンスピン量子ビットの現状は確認していません。
• 2026年に「シリコンスピン量子ビットで論理演算を実証した」とする二次情報：見かけましたが、一次の論文を確認できなかったため、記載していません。
• 28Si 原料の供給量と価格、各社が使う純度：確認できませんでした。
• シリコンスピン量子ビットに固有の標準・規格：確認できませんでした（第11章）。
• ゲルマニウム・ホールスピンなど、シリコン以外の材料：触れる程度にとどめました。

11. 評価・標準の読み方

シリコンスピン量子ビットの進み具合は、忠実度（操作の正しさ）、コヒーレンス時間（保てる時間）、読み出しと状態準備の精度、量子ビットの数、製造のばらつきという複数の「ものさし」で測ります。どれか1つだけでは、全体像は分かりません。「何量子ビット」という数だけで性能は分からず、忠実度は、測り方（ランダム化ベンチマーキングか、ゲートセット・トモグラフィーか）と温度・条件が違うと、同じ名前でも意味が変わります。標準の側では、用語の標準は整いつつありますが、シリコンスピン量子ビット固有の評価規格は、確認できませんでした（確認日 2026年10月16日）。

表の整理は本稿の計算（整理）。番号は参考資料の番号。ISO・IEEE の番号・題名・状態は公式ページで確認（確認日 2026年10月16日）。規格の本文は有料のため、題名・適用範囲の記載にとどめています。

読み方の注意（素材技術者向け）

• 「何量子ビット」だけでは、性能は分かりません：シリコンスピン量子ビットでは、量子ビット数が2〜8個の規模で、忠実度やコヒーレンスの数字が先に進んでいます。数が多い方式と単純に比べても意味がありません。量子ビットが物理か論理かも、必ず確認してください（この記事で扱った数は、すべて物理量子ビットです）
• 研究室の最高値と、工場の「揃った値」は別です：Yoneda ら（1量子ビット 99.9% 超）と Steinacker ら（4素子すべてで 99% 超）は、どちらも大事ですが、意味が違います。後者は、再現性（素子がそろうか）を示すものです
• 企業の発表と、第三者による検証は別です：Intel の歩留まり95%、Diraq の無作為抽出、将来の量子ビット数の目標は、企業の主張です。査読論文で確認できる部分と、分けて読んでください
• 標準は、多くが推奨で、要求ではありません：ISO/IEC 4879 は用語の標準で、性能の合否を決めるものではありません（本記事による解説）。計画や目標（量子ビット数、年）は、達成した事実ではなく 未確定／将来 として読んでください

12. 用語集

13. 参考資料（一次情報）

1. Loss D., DiVincenzo D. P. "Quantum computation with quantum dots", Phys. Rev. A 57, 120–126 (1998), DOI 10.1103/PhysRevA.57.120 — doi.org/10.1103/PhysRevA.57.120
2. Kane B. E. "A silicon-based nuclear spin quantum computer", Nature 393, 133–137 (1998), DOI 10.1038/30156 — doi.org/10.1038/30156
3. Burkard G., Ladd T. D., Pan A., Nichol J. M., Petta J. R. "Semiconductor spin qubits", Rev. Mod. Phys. 95, 025003 (2023), DOI 10.1103/RevModPhys.95.025003（arXiv:2112.08863） — doi.org/10.1103/RevModPhys.95.025003
4. NIST "CODATA Fundamental Physical Constants"（電子の磁気回転比、ボルツマン定数、プランク定数、シリコンの格子定数） — physics.nist.gov/cuu/Constants/
5. NIST "Atomic Weights and Isotopic Compositions for Silicon" — physics.nist.gov/cgi-bin/Compositions/stand_alone.pl?ele=Si
6. Tyryshkin A. M. ほか "Electron spin coherence exceeding seconds in high-purity silicon", Nature Materials 11, 143–147 (2012), DOI 10.1038/nmat3182 — doi.org/10.1038/nmat3182
7. Muhonen J. T. ほか "Storing quantum information for 30 seconds in a nanoelectronic device", Nature Nanotechnology 9, 986–991 (2014), DOI 10.1038/nnano.2014.211 — doi.org/10.1038/nnano.2014.211
8. Dwyer K. J. ほか "Enriching 28Si beyond 99.9998 % for semiconductor quantum computing", J. Phys. D: Appl. Phys. 47, 345105 (2014), DOI 10.1088/0022-3727/47/34/345105 — doi.org/10.1088/0022-3727/47/34/345105
9. Tang K. ほか "Targeted enrichment of 28Si thin films for quantum computing", J. Phys. Commun. 4, 035006 (2020), DOI 10.1088/2399-6528/ab7b33 — doi.org/10.1088/2399-6528/ab7b33
10. Mazzocchi V. ほか "99.992% 28Si CVD-grown epilayer on 300 mm substrates for large scale integration of silicon spin qubits", J. Cryst. Growth 509, 1–7 (2019), DOI 10.1016/j.jcrysgro.2018.12.010 — doi.org/10.1016/j.jcrysgro.2018.12.010
11. Itoh K. M., Watanabe H. "Isotope engineering of silicon and diamond for quantum computing and sensing applications", MRS Commun. 4, 143–157 (2014), DOI 10.1557/mrc.2014.32 — doi.org/10.1557/mrc.2014.32
12. Yoneda J. ほか "A quantum-dot spin qubit with coherence limited by charge noise and fidelity higher than 99.9%", Nature Nanotechnology 13, 102–106 (2018), DOI 10.1038/s41565-017-0014-x — doi.org/10.1038/s41565-017-0014-x
13. Noiri A. ほか "Fast universal quantum gate above the fault-tolerance threshold in silicon", Nature 601, 338–342 (2022), DOI 10.1038/s41586-021-04182-y — doi.org/10.1038/s41586-021-04182-y
14. Xue X. ほか "Quantum logic with spin qubits crossing the surface code threshold", Nature 601, 343–347 (2022), DOI 10.1038/s41586-021-04273-w — doi.org/10.1038/s41586-021-04273-w
15. Mills A. R. ほか "Two-qubit silicon quantum processor with operation fidelity exceeding 99%", Science Advances 8, eabn5130 (2022), DOI 10.1126/sciadv.abn5130 — doi.org/10.1126/sciadv.abn5130
16. Takeda K. ほか "Quantum error correction with silicon spin qubits", Nature 608, 682–686 (2022), DOI 10.1038/s41586-022-04986-6 — doi.org/10.1038/s41586-022-04986-6
17. Philips S. G. J. ほか "Universal control of a six-qubit quantum processor in silicon", Nature 609, 919–924 (2022), DOI 10.1038/s41586-022-05117-x — doi.org/10.1038/s41586-022-05117-x
18. Mądzik M. T. ほか "Precision tomography of a three-qubit donor quantum processor in silicon", Nature 601, 348–353 (2022), DOI 10.1038/s41586-021-04292-7 — doi.org/10.1038/s41586-021-04292-7
19. Steinacker P. ほか "A 300 mm foundry silicon spin qubit unit cell exceeding 99 % fidelity in all operations", arXiv:2410.15590（第2版、2024年10月） — arxiv.org/abs/2410.15590
20. Steinacker P., Dumoulin Stuyck N. ほか "Industry-compatible silicon spin-qubit unit cells exceeding 99% fidelity", Nature 646, 81–87 (2025), DOI 10.1038/s41586-025-09531-9 — doi.org/10.1038/s41586-025-09531-9
21. Nickl A. ほか "Eight-Qubit Operation of a 300 mm SiMOS Foundry-Fabricated Device", arXiv:2512.10174（2025年12月、プレプリント） — arxiv.org/abs/2512.10174
22. Neyens S. F. ほか "Probing single electrons across 300-mm spin qubit wafers", Nature 629, 80–85 (2024), DOI 10.1038/s41586-024-07275-6 — doi.org/10.1038/s41586-024-07275-6
23. Petit L. ほか "Universal quantum logic in hot silicon qubits", Nature 580, 355–359 (2020), DOI 10.1038/s41586-020-2170-7 — doi.org/10.1038/s41586-020-2170-7
24. Yang C. H. ほか "Operation of a silicon quantum processor unit cell above one kelvin", Nature 580, 350–354 (2020), DOI 10.1038/s41586-020-2171-6 — doi.org/10.1038/s41586-020-2171-6
25. Camenzind L. C. ほか "A hole spin qubit in a fin field-effect transistor above 4 kelvin", Nature Electronics 5, 178–183 (2022), DOI 10.1038/s41928-022-00722-0 — doi.org/10.1038/s41928-022-00722-0
26. Intel "Intel's New Chip to Advance Silicon Spin Qubit Research for Quantum Computing"（Tunnel Falls、2023年6月15日、Intel のニュースルーム） — intel.com/…/quantum-computing-chip-to-advance-research.html
27. Elzerman J. M. ほか "Single-shot read-out of an individual electron spin in a quantum dot", Nature 430, 431–435 (2004), DOI 10.1038/nature02693 — doi.org/10.1038/nature02693
28. Paquelet Wuetz B. ほか "Atomic fluctuations lifting the energy degeneracy in Si/SiGe quantum dots", Nature Communications 13, 7730 (2022), DOI 10.1038/s41467-022-35458-0 — doi.org/10.1038/s41467-022-35458-0
29. Hendrickx N. W. ほか "A four-qubit germanium quantum processor", Nature 591, 580–585 (2021), DOI 10.1038/s41586-021-03332-6 — doi.org/10.1038/s41586-021-03332-6
30. Xue X. ほか "CMOS-based cryogenic control of silicon quantum circuits", Nature 593, 205–210 (2021), DOI 10.1038/s41586-021-03469-4 — doi.org/10.1038/s41586-021-03469-4
31. Vandersypen L. M. K. ほか "Interfacing spin qubits in quantum dots and donors—hot, dense, and coherent", npj Quantum Information 3, 34 (2017), DOI 10.1038/s41534-017-0038-y — doi.org/10.1038/s41534-017-0038-y
32. Zwanenburg F. A. ほか "Silicon quantum electronics", Rev. Mod. Phys. 85, 961–1019 (2013), DOI 10.1103/RevModPhys.85.961 — doi.org/10.1103/RevModPhys.85.961
33. Knill E. ほか "Randomized benchmarking of quantum gates", Phys. Rev. A 77, 012307 (2008), DOI 10.1103/PhysRevA.77.012307 — doi.org/10.1103/PhysRevA.77.012307
34. Magesan E., Gambetta J. M., Emerson J. "Scalable and Robust Randomized Benchmarking of Quantum Processes", Phys. Rev. Lett. 106, 180504 (2011), DOI 10.1103/PhysRevLett.106.180504 — doi.org/10.1103/PhysRevLett.106.180504
35. Nielsen E. ほか "Gate Set Tomography", Quantum 5, 557 (2021), DOI 10.22331/q-2021-10-05-557 — doi.org/10.22331/q-2021-10-05-557
36. Fowler A. G., Mariantoni M., Martinis J. M., Cleland A. N. "Surface codes: Towards practical large-scale quantum computation", Phys. Rev. A 86, 032324 (2012), DOI 10.1103/PhysRevA.86.032324 — doi.org/10.1103/PhysRevA.86.032324
37. DiVincenzo D. P. "The Physical Implementation of Quantum Computation", Fortschr. Phys. 48, 771–783 (2000), arXiv:quant-ph/0002077 — arxiv.org/abs/quant-ph/0002077
38. ISO/IEC "ISO/IEC 4879:2024 Information technology — Quantum computing — Vocabulary"（ISO のページ） — committee.iso.org/standard/80432.html
39. ISO/IEC "IEC/ISO JTC 3 Quantum technologies"（委員会のページ） — committee.iso.org/committee/10138914.html
40. IEEE SA "IEEE Draft Standard for Quantum Technologies Definitions"（P7130、Active PAR） — standards.ieee.org/ieee/7130/10680/
41. Takeda K. ほか "A fault-tolerant addressable spin qubit in a natural silicon quantum dot", Science Advances 2, e1600694 (2016), DOI 10.1126/sciadv.1600694 — doi.org/10.1126/sciadv.1600694
42. Diraq / imec "Imec technology lights the path to utility scale for Diraq's quantum chips"（企業の発表、2025年9月） — diraq.com/newsdesk/imec-technology-lights-the-path-to-utility-scale-for-diraqs-quantum-chips
43. The Quantum Insider "Diraq Demonstrates Scaled Foundry-Fabricated Silicon-Based Qubit Array Made at imec"（2026年7月9日。企業発表を報じた記事。一次情報への案内として使用） — thequantuminsider.com/2026/07/09/diraq-demonstrates-scaled-foundry-fabricated-silicon-based-qubit-array-made-at-imec/
44. DARPA "Four more teams enter Quantum Benchmarking Initiative's final stage"（2026年10月7日） — darpa.mil/news/2026/four-more-teams-enter-quantum-benchmarking-initiative-final-stage

14. 主張と出典の対応表（監査）

最終更新：2026年10月16日／出典は一次情報（査読論文、arXiv の論文、NIST の物理定数・同位体組成、ISO・IEEE の公式ページ）を中心とし、企業の発表は「企業の主張」として区別しています。 量子ドットの寸法（20×20×5 nm）は計算のための仮の値です。 Steinacker らの Nature 版の本文、8量子ビット論文の掲載誌、Intel の2024年以降の状況、シリコンスピン量子ビット固有の規格については、確認できなかったため記載していません。 図はすべて説明用の概念図または本稿の計算を含む作図で、図1と図8はImageGen生成の概念画像です。