TECHNOLOGY EXPLAINER
光集積回路とインジウムリン
― 光る結晶の上に、回路ごと作り込む
光の部品を1枚のチップにまとめる「光集積回路（PIC）」には、土台の材料がいくつかあります。 そのなかでインジウムリン（InP）は、レーザー・増幅器・変調器・受光器を同じ結晶の上に作れる材料です。 その代わり、結晶を一度削って、別の組成で埋め直す工程が要り、ウェハは最大でも150 mm級です。 いま起きているのは、InPを大きくする動きと、InPをシリコンに貼る動きの両方です。
- 光集積回路とインジウムリンとは何か（3行でつかむ）
- 3つの作り方 ― 同じ結晶で作るか、貼るか、並べるか
- モノリシック集積の中身 ― 削って、埋め直す
- 素材技術者の視点①：基板が小さく、転位がある
- 本稿の計算：ドープした層が損失を決める
- ヘテロジニアス集積 ― InPをシリコンに貼る
- 素材技術者の視点②：貼り合わせは「表面」と「熱」の問題
- 材料プラットフォームの比較
- 課題
- 用語集／参考資料／出典対応表
事実＝公表資料・査読論文に記載のある内容（出典リンクあり）
本稿の計算＝明示した前提をもとに本記事が算出した値
未確定／将来＝計画・目標・研究段階であり、量産実績が確認できていない事項
このほか、構造の整理や材料設計上の読み取りは「解説」として区別しています。
企業が「世界初」などと述べている箇所は、その企業の主張として扱います。
1. 光集積回路とインジウムリンとは何か（3行でつかむ）
光集積回路（PIC：Photonic Integrated Circuit）とは、 光の通り道（導波路）、光を強める部品、光に信号を載せる部品、光を電気に戻す部品などを、 1枚のチップの上にまとめたものです。 インジウムリン（InP）は、その土台になる化合物半導体の結晶のひとつです。
- 何ができるか：InP系の材料は光を出せます。TU Eindhoven の Smit らは、InP の汎用集積技術について、光増幅器（SOA）・位相変調器・偏波変換器で光の振幅・位相・偏波を操れるとし、そこからレーザーや変調器、スイッチまで組み立てられると説明しています事実
- 何が難しいか：光を「出す部分」と「通すだけの部分」では、必要な結晶の組成が違います。そのため結晶を部分的に作り分ける工程が要ります事実
- いまの動き：InPウェハを大きくする動き（Coherent の 6インチ化）と、InP をシリコンの上に貼り付ける動き（ヘテロジニアス集積）が並行しています事実
シリコンを土台にした光集積回路（導波路・変調器・Ge受光器・結合器）は「シリコンフォトニクス」編で、 光源をパッケージの外に置く理由は「Co-packaged Optics」編で扱いました。 この記事は、光を「出せる」結晶である InP を土台にした場合と、InP をシリコンに持ち込む方法を扱います。 レーザーそのもの（DFB・EML・VCSEL）の構造は「半導体レーザー」編、受光器の材料は「光検出器」編で詳しく扱います。
2. 3つの作り方 ― 同じ結晶で作るか、貼るか、並べるか
光の部品を1つのチップ（または1つのパッケージ）に集める方法は、大きく3つに分かれます。 Shekhar らの Nature Communications 論文（2024年）は、シリコン光回路にレーザーを付ける方法を ハイブリッド（別チップを並べる・載せる）、ヘテロジニアス（直接接合や転写で貼る）、 モノリシック（ヘテロエピタキシーで直接成長）に分けて整理しています事実。 InP 基板の上に最初からすべてを作る方式は、InP モノリシック集積と呼ばれます。
| 方式 | 中身 | 一次情報の記述 |
|---|---|---|
| InPモノリシック | InP基板上に、光る層と通す層を作り分けてすべて作る | JePPIX ロードマップは、集積プラットフォームを「lasers, amplifiers, modulators, detectors and interferometers」を1チップに集積する土台と説明事実 |
| ヘテロジニアス | InP系の層をシリコンウェハに貼り、ウェハ工程で加工する | Shekhar らは「HVM（>million/year）」で商業的に成功した手法のひとつと記述事実 |
| ハイブリッド | 完成したレーザーチップなどを別に作り、並べる・載せる | Shekhar らは、エポキシ・ボールレンズ・アイソレータで既知良品のレーザーを実装する 2.5D 方式を「commercially successful」と記述事実 |
| モノリシック（Si上成長） | シリコン上に III-V 族を直接結晶成長させる | Shekhar らは「remains the end goal」と記述。Holland ら（2017）は、30年以上研究されてきたが欠陥・コスト・複雑さが大規模な商業化を妨げてきたと記述事実 |
出典：JePPIX ロードマップ［参考資料2］、Shekhar ら［参考資料7］、Holland ら［参考資料9］。表の区分けと「中身」の列は本記事による要約です。
3. モノリシック集積の中身 ― 削って、埋め直す
InP モノリシック集積の核心は、「光を出す部分」と「光を通すだけの部分」をどうつなぐかです。 光を出す部分は、その波長の光を吸収もします。通すだけの部分がそのままの組成だと、光が吸われて消えてしまいます。 Smit らは、能動（増幅）と受動（透明な導波路）を1枚に集める方式として、 縦型ツインガイド、縦型シングルガイド、量子井戸混晶化（QWI）と選択成長（SAG）、バットジョイントの4つを挙げています事実。
もっともよく使われる方法：バットジョイント再成長
Smit らは、バットジョイント集積を「the most frequently applied approach」（最も多く使われる方法）としています事実。手順は3回の結晶成長です。
Smit らは、この方式について、能動部と受動部を別々の成長で作るので層構造やドーピングの自由度が大きいと述べ、 「In the past the additional growth steps could cause serious yield problems, however, with modern epitaxial technology this is no longer an issue.」 （かつては追加の成長工程が深刻な歩留まり問題を起こしえたが、現代のエピタキシー技術ではもはや問題ではない）と書いています事実。
同論文が標準的な導波路として示しているのは、厚さ 0.5 µm の Q1.25 層です。 Q1.25 とは、吸収端が 1.25 µm になる組成の四元混晶 InGaAsP で、格子定数を InP 基板に合わせたものと説明されています事実。 1.55 µm 帯の光は、吸収端 1.25 µm の層には吸われずに通ります（本記事による解説）。
もうひとつの方法：組成を「場所ごとに」ずらす
削って埋め直さずに、1回の成長の中で場所ごとにバンドギャップを変える方法もあります。
- 選択成長（SAG）：MOVPE成長のとき、能動部の両脇をマスクで覆うと、マスク上の原料種が隣へ移って能動部の成長速度が上がり、量子井戸が厚くなってバンドギャップが下がる。マスクの幅と間隔で制御し、約100 nm の範囲で個別に調整できるとされています事実
- 量子井戸混晶化（QWI）：結晶に空孔を生む材料で覆って加熱すると、空孔が能動層まで拡散し、井戸と障壁の原子が混ざってバンドギャップが広がる。100 nm 以上ずらして完全に透明にでき、中間の値は電界吸収変調器にも使えるとされています事実
シリコンフォトニクスでは、導波路も変調器も同じシリコン層を加工して作り、足りない機能（受光）だけ Ge を選択成長で足しました（「シリコンフォトニクス」編）。 InP モノリシック集積は発想が逆です。ひとつの基板の上で、結晶の組成そのものを場所ごとに変えることで機能を分けています。
- バットジョイント：削った段差に、格子整合した別組成の層を横からぴったり埋め戻す。つなぎ目の形状と界面の清浄さが、反射と損失を決める
- SAG：マスクの幅というレイアウト上の寸法が、成長速度を通じてバンドギャップに化ける。気相中の拡散という輸送現象そのものを設計パラメータにしている
- QWI：意図的に点欠陥（空孔）を注入して拡散させる。ふつうは避けたい現象を加工に使っている
いずれも、結晶成長・薄膜・拡散という素材技術の言葉で説明できる工程です。 光集積回路の性能を決めている変数の多くが、成長条件と界面にある——これが InP という土台の特徴です（本記事による解説）。
4. 素材技術者の視点①：基板が小さく、転位がある
InP の最大の弱点は、性能ではなく基板です。 InP 基板の大手である住友電気工業は、n型 InP 基板の標準仕様を公開しています事実。
| 直径 | 厚さ | EPD（平均） | 成長法・ドーパント |
|---|---|---|---|
| 50.0 mm（2インチ） | 350±15 µm | ≦5×10² cm⁻² | VB・S |
| 76.0 mm（3インチ） | 600±15 µm | ≦5×10³ cm⁻² | VB・S |
| 100.0 mm（4インチ） | 625±25 µm | ≦5×10³ cm⁻² | VB・S |
| 150.0 mm（6インチ） | 675±25 µm | ≦1×10⁴ cm⁻² | VB・S |
事実（住友電気工業「InP基板 n型基板」標準仕様［参考資料4］）。EPD はエッチピット密度で、結晶中の転位の目安です。VB は同社の説明で Vertical Boat。「2インチ」などの呼び方は本記事の補足です。同じ表には Sn ドープ（2インチ）の仕様もあります。
同社は、Fe ドープの半絶縁性 InP 基板も同じ4サイズで公開しています。 Fe 濃度 ≧0.3 wtppm、抵抗率 ≧1×10⁷ Ω·cm、EPD は4インチまで ≦5×10³ cm⁻²、6インチで ≦10×10³ cm⁻² です事実。 Smit らは、Fraunhofer HHI の InP 集積プロセスが半絶縁性（Fe ドープ）基板を使い、高周波特性と素子間の電気的分離を得ていると述べています事実。
公表値から換算します本稿の計算。
- 面積：直径 76.0 mm → 約 45.4 cm²、150 mm → 約 176.7 cm²。比は 約3.9倍
- シリコンとの差：300 mm（約 706.9 cm²）は 150 mm の 4.0倍、100 mm の 9.0倍、76.0 mm の 15.6倍
- 転位の目安：EPD 5×10³ cm⁻² ÷ 100 mm²/cm² ＝ 1 mm² あたり平均 50 個。6インチの上限 1×10⁴ cm⁻² なら 100 個
前提と限界：EPD は仕様上の上限で、実際の値はこれより低い場合があります。 基板の転位がどれだけエピ層に引き継がれ、どれだけ素子の特性・寿命に効くかは、 層構造や素子の種類で変わり、本稿が参照した一次情報では定量的に確認できませんでした。 面積比は円の面積の比で、エッジ除外やチップの取り方は考慮していません。
6インチ化という動き
Coherent は 2024年3月25日、米テキサス州シャーマンとスウェーデン・ヤルフェラの工場で 6インチ InP ウェハの製造能力を確立したと発表し、これを「world's first」としています（同社の主張）事実。 同社は 6インチ化によって「4x the number of devices per wafer」、「greater than 60% reduction in die cost」を実現するとし、 200G EML、200G DFB-MZ、100G EML、高速受光器、シリコンフォトニクス向けの高出力 CW レーザーを 6インチで認定中としています事実。 生産の大半を 3インチから 6インチへ移すのは「今後数年」の計画です未確定／将来。
一方、Intel は 2022年6月、300 mm のハイブリッド・シリコンフォトニクス基盤で作った8波長 DFB レーザーアレイを研究成果として発表し、 「3-inch or 4-inch III-V wafer fabs」で作る従来の半導体レーザーより波長の均一性が良いと述べています事実。 シリコン側で回折格子をリソグラフィで描いてから III-V ウェハを貼り合わせた、と説明されています事実。
住友電気工業の仕様表で目を引くのは、直径が大きくなるほど EPD の上限が緩むことです。 2インチの ≦5×10² cm⁻² に対し、6インチでは ≦1×10⁴ cm⁻²——上限で20倍です本稿の計算（1×10⁴ ÷ 5×10² ＝ 20）。
InP は、大口径の結晶を低い転位密度で育てるのがそれだけ難しい材料だということです。 そして InP の上に作るのは、レーザーという、結晶欠陥に最も敏感な部類の素子です（本記事による解説）。
Coherent の「3インチ→6インチ」も、Intel の「3・4インチの III-V 工場より均一」という主張も、 結局はInP 基板が小さいことが、光部品のコストと均一性を縛っているという同じ事実を別の側から述べています。 6インチ化は基板・結晶成長・ウェハ加工のすべてで条件の作り直しを伴うので、 基板メーカーと装置メーカーにとっての機会そのものでもあります（本記事による解説）。
5. 本稿の計算：ドープした層が損失を決める
InP 導波路の損失は、シリコンや窒化シリコンの導波路より大きめです。 Smit らは、能動素子に電気を流すためのp型ドープの上部クラッドが、最適化した層構造でも 2 dB/cm 程度の損失を加えるとし、 透明な導波路部分からp型ドーパントを取り除けば1 dB/cm 未満にできる、と述べています事実。 Fraunhofer HHI のファウンドリ案内（2018年）は、仕様として「1 dB / cm waveguides」を挙げています事実。
損失 L dB は、光の強さが 10−L/10 倍になることを意味します本稿の計算。
- 2 dB/cm × 3 cm ＝ 6 dB → 10−0.6 ＝ 約25% が残る
- 1 dB/cm × 3 cm ＝ 3 dB → 10−0.3 ＝ 約50% が残る
- 参考：0.1 dB/cm × 3 cm ＝ 0.3 dB → 約93% が残る（JePPIX ロードマップが窒化シリコン技術の損失として挙げる範囲の上端 0.1 dB/cm を使用）
前提と限界：3 cm は Smit らの「larger PICs … may have several centimetres of waveguide length」という記述を受けて本稿が置いた長さです。 曲げ・分岐・つなぎ目の損失は含みません。
ここから読めるのは、InP は「光を出せる」代わりに「長く引き回すのは苦手」だということです。 能動素子に電流を流すための p 型ドープが、そのまま受動部の損失になるという、 電気の要求と光の要求のぶつかり合いが層構造の中で起きています（本記事による解説）。 JePPIX ロードマップも、窒化シリコンのような低損失技術を InP の能動素子と組み合わせるハイブリッドの例（衛星通信・5G向けビームフォーミングモジュールで InP の PIC 3つを窒化シリコン PIC に実装した例）を紹介しています事実。 窒化シリコン導波路については「窒化シリコン導波路」編で詳しく扱います。
6. ヘテロジニアス集積 ― InP をシリコンに貼る
シリコンは間接遷移型の半導体で、効率よく光を出せません。 Shekhar らは「Silicon's indirect bandgap prohibits efficient optical gain」と書いています事実。 そこで、InP 系の結晶層をシリコンウェハに貼り付け、その後をウェハ工程で加工するのがヘテロジニアス集積です。
- 貼り方：ダイ対ダイ、ダイ対ウェハ、ウェハ対ウェハがあり、直接（分子間）接合か、接着剤を介した接合で行う事実
- ダイ対ウェハの利点：既知良品（KGD）のダイを使えるので歩留まりが上がる事実
- ウェハ対ウェハの難点：受け側の SOI ウェハ（200 mm／300 mm）と、供給側のウェハ（150 mm 以下）の径の違いが無駄を生む事実
- 実績：「HVM（>million/year）」で商業的に成功した手法のひとつ。III-V チップを粗い位置合わせで貼り、そのあとシリコンウェハ側で量子井戸レーザーに加工する事実
すべて Shekhar ら（Nature Communications, 2024）［参考資料7］の記述によります。
「粗い位置合わせで貼ってよい」というのが、この方式の要点です。 Intel の説明では、回折格子はシリコン側にリソグラフィで先に描き、その後で III-V ウェハを貼るとされています事実。 光の波長を決める精密な形はシリコンの工場で作り、InP 側は光を出す「材料」として供給される形です（本記事による解説）。
この方式は、ファウンドリのプラットフォームにもなっています。 Tower Semiconductor と OpenLight は 2026年8月11日、Tower の PH18DA「InP-on-silicon」プラットフォーム向け設計キットを Cadence の設計ツールで使えるようにしたと発表しました。 同プラットフォームはレーザー・変調器・増幅器を1つのモノリシックな PIC に集積できると説明され、 400G・1.6T のレーザー集積 PIC や NPO/CPO 向けの設計に触れています事実。
7. 素材技術者の視点②：貼り合わせは「表面」と「熱」の問題
Shekhar らは、直接接合の条件をかなり具体的に書いています事実。
- 表面：非常に平滑で清浄な表面が必要。InP と Si の直接接合ではすでに量産で CMP（化学機械研磨）が使われている
- 熱：強い分子間接合と脱ガスのためにアニールが要るが、加工済みの SOI ウェハがあるので温度は制約される。350 ℃未満の「低温」アニールが通例で、そのための独自の脱ガス技術と接合条件の開発が必要
- 膨張：熱膨張係数（CTE）の不一致を最小にする必要がある
- 接着剤を挟む場合：表面形状の要求が緩み接合も強くなるが、放熱・長期安定性・光パワー耐性・ドリフトはさらに調べる必要がある
- レーザー動作時：埋め込み酸化膜（BOX）が発光部を熱的に孤立させることと、CTE の不一致に注意が要る
これを素材の言葉に置き換えると、3つの設計変数になります（本記事による整理）。
- 界面の化学：表面の平滑さ・清浄さ・活性化（同論文は O₂ プラズマ援用の接合や SiO₂ を介した共有結合型の直接接合にも触れています事実）
- 熱履歴の上限：350 ℃未満で、脱ガスと接合強度を両立させる
- 熱の出口：酸化膜は電気的にも熱的にも絶縁体。光る層の熱を逃がす経路を別に作る必要がある
接着剤を使う場合の論点——放熱、長期安定性、光パワー耐性、ドリフト——は、 本シリーズの「Co-packaged Optics」編や「シリコンフォトニクス」編で見た光路用接着材の要求と同じ並びです。 光の世界では、接合層は「くっつける層」ではなく「光と熱が通る層」として評価されます（本記事による解説）。
「熱の出口」を基板側から作る動きもあります。日本ガイシ（NGK）は開発品として、InP と高放熱材料の SiC を直接接合した「高出力レーザー用 InP 複合ウエハー」を紹介し、 独自の接合技術と研磨技術により InP ウエハーに形成したレーザーの発熱を抑制できる、としています事実（開発中の製品です未確定／将来）。 InP を「貼る先」を、シリコンではなく放熱材料にするという発想で、接合技術が光の世界で二通りに使われていることが分かります（本記事による解説）。
InP の直接接合はレーザーでは量産に使われていますが、変調器への展開には別の壁があります。 Shekhar らは、レーザーと変調器で最適なバンドギャップが異なるため、ヘテロジニアス集積が大幅に複雑になると指摘しています事実。 第3章で見た「場所ごとの組成の作り分け」の問題が、貼り合わせの世界にも持ち込まれるということです（本記事による解説）。
8. 材料プラットフォームの比較
光集積回路の土台として、InP のほかにシリコン、窒化シリコン、薄膜ニオブ酸リチウムなどがあります。 一次情報の記述から、それぞれの「得意」と「不得意」を並べます。
| 土台の材料 | 得意なこと | 不得意・制約 | 本シリーズ |
|---|---|---|---|
| InP | 光を出す・増幅する・変調する・受ける、を1枚で。Smit らは InP の設計キットがシリコンフォトニクスより強力な部品ライブラリを持つと主張事実 | 基板が最大150 mm 級で EPD がある（住友電工仕様）。p 型ドープ部の損失 約2 dB/cm（Smit ら）事実 | 本記事 |
| シリコン（SOI） | 200 mm／300 mm の CMOS 工場で作れる。Ge 受光器と SiN は複数のファウンドリで標準対応（Shekhar ら）事実 | 間接遷移のため効率よく光を出せない（Shekhar ら）事実 | 「シリコンフォトニクス」編 |
| 窒化シリコン | 400 nm〜2500 nm 程度の広い波長域、0.1 dB/cm〜0.1 dB/m の低損失（JePPIX）事実 | 能動素子が必要な場合は、ハイブリッド・ヘテロジニアス回路で組み合わせる補完的な位置づけ（JePPIX）事実 | 「窒化シリコン導波路」編 |
| 薄膜ニオブ酸リチウム | ポッケルス効果による高速変調。100 GHz を超える電気光学帯域も（Shekhar ら）事実 | リチウムは CMOS 工場では汚染物質で、前工程への統合が制限される（Shekhar ら）事実 | 「薄膜ニオブ酸リチウム」編 |
出典：Smit ら［参考資料1］、JePPIX ロードマップ［参考資料2］、住友電気工業［参考資料4］、Shekhar ら［参考資料7］。4材料を1表に並べたのは本記事による整理で、優劣の評価ではありません。
JePPIX ロードマップ（2021年）は、「a converged, full-function monolithic platform unlikely for the foreseeable future」 （すべての機能を1つにまとめたモノリシックな基盤は、当面の間は考えにくい）と書いています事実。 同ロードマップによれば、2020年時点でシリコンフォトニクスと InP の PIC は、垂直統合型の工場で年間数百万個のオーダーで生産されているとされます事実。 つまり InP とシリコンは置き換えの関係ではなく、光る部分と、大量に作る部分の分業として並存しています（本記事による解説）。
9. 課題
(1) 6インチ InP の量産移行は、これから
Coherent は 6インチ InP の製造能力確立を発表していますが、生産の大半を移すのは「今後数年」とされています未確定／将来。 「ダイコスト60%超の削減」も同社の見込みです。 本稿の調査時点（2026年9月）で、6インチ InP での量産品の歩留まりやコストを示す一次情報は確認できませんでした。
(2) シリコン上への直接成長は、まだ最終目標
Shekhar らは、III-V 基板を使わないヘテロエピタキシーによるモノリシック集積を「remains the end goal」としています未確定／将来。 Holland ら（2017年）は、Si 上への III-V 集積が30年以上研究されてきた一方で、 残留欠陥、高コスト、複雑な集積手順が大規模な商業化を妨げてきたと述べています事実。
(3) 変調器まで貼るには、バンドギャップの両立が要る
レーザーと変調器で最適なバンドギャップが違うため、InP/Si 変調器の普及には効率と帯域の大幅な改善が必要、と Shekhar らは述べています事実。 どの方式（InP、薄膜ニオブ酸リチウム、その他）が次世代の標準になるかは確定していません未確定／将来。
(4) 基板の転位が素子寿命にどう効くかは、公開情報では定量化できなかった
第4章の EPD と、レーザーの寿命・歩留まりの定量的な関係は、本稿が参照した一次情報では確認できなかったため記載していません。 レーザーの信頼性については「半導体レーザー」編で扱います。
- InP は、光を出す・増幅する・変調する・受ける部品を1枚の結晶に作り込める土台です事実
- そのために、結晶を削って別組成で埋め直す（バットジョイント）か、場所ごとにバンドギャップをずらす（SAG・QWI）事実
- 基板は最大 150 mm 級で、6インチの EPD 上限は 2インチの20倍。300 mm Si とは面積で4倍の差があります本稿の計算
- p 型ドープ部の損失 約2 dB/cm は、3 cm で光を約25%に減らします本稿の計算
- InP をシリコンに貼るヘテロジニアス集積は量産実績があり、鍵は 350 ℃未満の接合・表面・CTE です事実
10. 用語集
- PIC（光集積回路）
- Photonic Integrated Circuit。導波路・光源・変調器・受光器などを1チップに集めたもの。
- InP（インジウムリン）
- III-V族の化合物半導体。格子整合する InGaAsP などで 1.3〜1.55 µm 帯の光源を作れる。
- InGaAsP（四元混晶）
- In・Ga・As・P の4元素からなる結晶。組成で吸収端を変えつつ、InP に格子整合させられる。
- Q1.25
- 吸収端が 1.25 µm になる組成の InGaAsP。InP 集積では透明な導波路層に使われる。
- モノリシック集積
- 1つの基板の上に、すべての部品を結晶成長と加工で作り込む方式。
- ヘテロジニアス集積
- 異なる材料の層をウェハ上に貼り、その後ウェハ工程でまとめて加工する方式。
- ハイブリッド集積
- 別々に完成させたチップを、並べたり載せたりして組み合わせる方式。
- バットジョイント
- 能動層を削った場所に、別組成の透明層を再成長させて横からつなぐ構造。
- 選択成長（SAG）
- マスクで成長速度を場所ごとに変え、層の厚さとバンドギャップを面内で作り分ける手法。
- 量子井戸混晶化（QWI）
- 空孔などを拡散させて井戸と障壁を混ぜ、バンドギャップを広げる手法。
- MOVPE
- 有機金属気相成長。化合物半導体の薄膜を原料ガスから成長させる方法。
- EPD
- エッチピット密度。結晶をエッチングして現れる穴の数で、転位密度の目安になる。
- 半絶縁性基板
- Fe などを添加して抵抗を非常に高くした基板。素子間の電気的分離や高周波特性に効く。
- SOA
- 半導体光増幅器。電流を流して光を増幅する。逆バイアスで受光器にもなる。
- 直接接合
- 接着剤を使わず、平滑な表面どうしを分子間力や化学結合で接合する方法。
- CMP
- 化学機械研磨。薬液と研磨で表面を平坦・平滑にする工程。
- BOX
- Buried Oxide。SOI ウェハのシリコン層の下にある埋め込み酸化膜。
- KGD
- Known Good Die。事前に検査して良品と分かっているダイ。
- dB/cm
- 導波路1 cm あたりの損失。3 dB で光の強さは約半分になる。
- EML
- 電界吸収型変調器を集積したレーザー。「半導体レーザー」編で扱う。
11. 参考資料（一次情報）
- M. Smit ら（TU Eindhoven ほか）「An introduction to InP-based generic integration technology」Semiconductor Science and Technology 29, 083001（2014年、DOI: 10.1088/0268-1242/29/8/083001）。本稿は JePPIX が公開している、同論文をわずかに改訂した書籍第1章版（PDF）で本文を確認 — jeppix.eu
- JePPIX「Unleashing the power of PIC — Technology Roadmap 2021-2025」2021年3月8日（PDF） — jeppix.eu
- Fraunhofer HHI「Foundry services for photonic integrated circuits in InP at a glance」2018年（PDF） — hhi.fraunhofer.de
- 住友電気工業「InP基板 n型基板」標準仕様 — sei.co.jp
- 住友電気工業「InP基板 半絶縁性基板」標準仕様 — sei.co.jp
- Coherent「World's First 6-inch InP Scalable Wafer Fabs…」2024年3月25日 — coherent.com
- S. Shekhar, W. Bogaerts, L. Chrostowski, J. E. Bowers ほか「Roadmapping the next generation of silicon photonics」Nature Communications 15, 751（2024年、DOI: 10.1038/s41467-024-44750-0） — nature.com
- Intel「Intel Labs Announces Integrated Photonics Research Advancement」2022年6月28日 — intc.com
- M. Holland ら（TSMC R&D Europe ほか）「Atomically flat and uniform relaxed III–V epitaxial films on silicon substrate for heterogeneous and hybrid integration」Scientific Reports 7, 14632（2017年、DOI: 10.1038/s41598-017-15025-0） — pmc.ncbi.nlm.nih.gov
- 日本ガイシ（NGK）「超高速通信やEV用パワーデバイスに貢献する次世代ウエハー（開発中）」製品・技術ページ — ngk.co.jp
- Tower Semiconductor「OpenLight and Tower Semiconductor Expand PH18DA Photonics Ecosystem to Accelerate Photonic IC Development」2026年8月11日 — towersemi.com
12. 主張と出典の対応表（監査）
| 本文の主張 | 根拠 | 区分 |
|---|---|---|
| InP 汎用集積技術で SOA・位相変調器・偏波変換器により光の振幅・位相・偏波を操れること。能動・受動集積の4方式（縦型ツインガイド、縦型シングルガイド、QWI と SAG、バットジョイント）。バットジョイントが「the most frequently applied approach」であり、3回の成長（能動層＋p型下部→マスク・エッチ→選択再成長で透明導波路→p型クラッド）で作ること、透明部クラッドをドープしないこと、条件を整えれば平滑でつなぎ目の反射が小さいこと、「In the past the additional growth steps could cause serious yield problems, however, with modern epitaxial technology this is no longer an issue.」。導波路層が 0.5 µm の Q1.25（吸収端 1.25 µm、InP に格子整合した InGaAsP）であること。SAG が MOVPE でマスク幅・間隔により約100 nm の範囲でバンドギャップを制御すること。QWI が空孔の拡散で 100 nm 超バンドギャップを広げ、中間値は電界吸収変調器にも使えること、ドーパント濃度が能動・受動で同じになる欠点。Fraunhofer HHI が半絶縁性（Fe ドープ）基板を使い高周波特性と素子分離を得ていること。p 型クラッドが約 2 dB/cm の損失を加え、透明部で p 型を除けば 1 dB/cm 未満になること。大きな PIC が数センチの導波路を持ちうること。InP の PDK がシリコンフォトニクスより強力な部品ライブラリを持つという著者の記述 | Smit ら（2014年論文の改訂版、JePPIX 公開の書籍第1章）［参考資料 1］https://www.jeppix.eu/wp-content/uploads/2025/03/Chapter-1-Introduction.pdf | 事実 |
| 「a converged, full-function monolithic platform unlikely for the foreseeable future」。2020年にシリコンフォトニクスと InP の PIC が垂直統合型工場で年間数百万個のオーダーで生産されていること。窒化シリコン技術の波長域（約400 nm〜約2500 nm）と損失（0.1 dB/cm〜0.1 dB/m）、能動素子とのハイブリッド・ヘテロジニアス回路で補完的であること。InP の PIC 3つを TriPleX 窒化シリコン PIC に実装したビームフォーミングモジュールの例。集積プラットフォームが「lasers, amplifiers, modulators, detectors and interferometers」を1チップに集積する土台であること | JePPIX Technology Roadmap 2021-2025（2021年3月8日）［参考資料 2］https://www.jeppix.eu/wp-content/uploads/2020/pilotline-files/JePPIX_Roadmap_2021_2025.pdf | 事実 |
| Fraunhofer HHI の InP ファウンドリ仕様に「1 dB / cm waveguides」が挙げられていること（2018年） | Fraunhofer HHI ファウンドリ案内［参考資料 3］https://www.hhi.fraunhofer.de/fileadmin/PDF/PC/Foundry_Services/20181029-Foundry-services-on-our-photonic-InP-integration-platform-web.pdf | 事実 |
| n 型 InP 基板（VB・S）の直径 50.0／76.0／100.0／150.0 mm、厚さ 350／600／625／675 µm、EPD 平均 ≦5×10²／≦5×10³／≦5×10³／≦1×10⁴ cm⁻²。Sn ドープ品の仕様もあること | 住友電気工業 InP 基板 n 型基板 標準仕様［参考資料 4］https://sei.co.jp/sc/products/inp/n.html | 事実 |
| 半絶縁性 InP 基板（VB・Fe）の Fe 濃度 ≧0.3 wtppm、抵抗率 ≧1×10⁷ Ω·cm、EPD ≦5×10³ cm⁻²（4インチまで）・≦10×10³ cm⁻²（6インチ）、同じ4サイズ。VB が Vertical Boat であること | 住友電気工業 InP 基板 半絶縁性基板 標準仕様［参考資料 5］https://sei.co.jp/sc/products/inp/han.html | 事実 |
| 2024年3月25日、Sherman（米テキサス州）と Järfälla（スウェーデン）で「world's first」の 6インチ InP ウェハ製造能力を確立したと発表したこと（同社の主張）。「4x the number of devices per wafer」「greater than 60% reduction in die cost」。200G EML、200G DFB-MZ、100G EML、高速受光器、シリコンフォトニクス向け高出力 CW レーザーを 6インチで認定中であること | Coherent プレスリリース（2024年3月25日）［参考資料 6］https://www.coherent.com/news/press-releases/worlds-first-6-inch-inp-scalable-wafer-fabs-paving-the-way-for-the-next-generation-of-lasers-for-ai-transceivers-and-6g-wireless-networks | 事実 |
| 生産の大半を 3インチから 6インチへ移すのが「今後数年」の計画であること。60%超のダイコスト削減が見込みであること | Coherent の計画・見通しであり、実績ではない［参考資料 6］https://www.coherent.com/news/press-releases/worlds-first-6-inch-inp-scalable-wafer-fabs-paving-the-way-for-the-next-generation-of-lasers-for-ai-transceivers-and-6g-wireless-networks | 未確定／将来 |
| レーザー実装方式の分類（ハイブリッド 2.5D／3D、ヘテロジニアス、モノリシック）。「Silicon's indirect bandgap prohibits efficient optical gain」。ハイブリッド 2.5D が商業的に成功していること。ヘテロジニアス集積が HVM（>million/year）で商業的に成功し、III-V チップを粗い位置合わせで貼ってから加工すること、BOX による熱的孤立と CTE 不一致への注意。ヘテロエピタキシーが「remains the end goal」。直接接合・接着接合、ダイ対ダイ／ダイ対ウェハ／ウェハ対ウェハ、KGD による歩留まり向上、SOI（200／300 mm）と供給側（150 mm 以下）の径の違いによる無駄、平滑・清浄な表面、InP-Si 直接接合での CMP の量産使用、350 ℃未満の低温アニールと脱ガス、CTE 不一致、接着剤介在時の放熱・長期安定性・光パワー耐性・ドリフトの課題、O₂ プラズマ援用や SiO₂ 共有結合型の直接接合。レーザーと変調器で最適なバンドギャップが異なり集積を複雑にすること。Ge 受光器と SiN が複数のファウンドリで標準対応であること。ポッケルス効果材料が 100 GHz 超の帯域を持ちうること、リチウムが CMOS 工場で汚染物質であること | Shekhar ら, Nature Communications 15, 751（2024年）［参考資料 7］https://www.nature.com/articles/s41467-024-44750-0 | 事実 |
| 8波長 DFB レーザーアレイ（出力均一性 ±0.25 dB、波長間隔均一性 ±6.5%）を 300 mm ハイブリッド・シリコンフォトニクス基盤で試作したこと（研究成果）。シリコンに回折格子をリソグラフィで描いてから III-V ウェハを接合したこと。「3-inch or 4-inch III-V wafer fabs」で作る従来レーザーより波長均一性が良いとしていること | Intel プレスリリース（2022年6月28日）［参考資料 8］https://www.intc.com/news-events/press-releases/detail/1555/intel-labs-announces-integrated-photonics-research | 事実 |
| Si 上への III-V 集積が30年以上研究されてきたが、残留欠陥・高コスト・複雑な集積手順が大規模な商業化を妨げてきたこと | Holland ら, Scientific Reports 7, 14632（2017年）［参考資料 9］https://pmc.ncbi.nlm.nih.gov/articles/PMC5676749/ | 事実 |
| Tower の PH18DA が InP-on-silicon プラットフォームであり、レーザー・変調器・増幅器を1つのモノリシックな PIC に集積できると説明されていること。OpenLight の PDK が Cadence の設計ツールで利用可能になったこと。400G・1.6T のレーザー集積 PIC や NPO/CPO に触れていること。発表日 2026年8月11日 | Tower Semiconductor プレスリリース［参考資料 11］https://towersemi.com/2026/08/11/08112026/ | 事実 |
| 日本ガイシが開発品として、InP と高放熱材料の SiC を直接接合した「高出力レーザー用 InP 複合ウエハー」を紹介し、独自の接合・研磨技術で InP ウエハーに形成したレーザーの発熱を抑制できるとしていること（開発中） | 日本ガイシ 次世代ウエハー（開発中）ページ［参考資料 10］https://www.ngk.co.jp/rd/wafer/ | 事実 |
| 面積比（76.0→150 mm で約3.9倍、300 mm は 150 mm の4.0倍・100 mm の9.0倍・76.0 mm の15.6倍）。EPD 5×10³ cm⁻² を 1 mm² あたり 50 個、1×10⁴ cm⁻² を 100 個と換算したこと。EPD 上限の比 20倍。3 cm の導波路での残存率（2 dB/cm で約25%、1 dB/cm で約50%、0.1 dB/cm で約93%） | 本稿の計算。円の面積比であり、エッジ除外・素子配置は考慮しない。EPD は仕様上の上限。3 cm は本稿が置いた長さで、曲げ・分岐・結合の損失を含まない | 本稿の計算 |
| 6インチ InP での量産品の歩留まり・コスト。日本ガイシの InP 複合ウエハーの製品化（開発中）。どの変調器方式が次世代の標準になるか。基板 EPD と素子寿命の定量的関係 | 本稿の調査時点（2026年9月）で、一次情報では確認できなかったため記載していない。本記事による判断 | 未確定／将来 |
| 「組成を面内で作り分けるのが InP の本質」という整理。SAG がレイアウト寸法を成長速度経由でバンドギャップに変えるという読み取り。QWI が点欠陥を加工に使っているという読み取り。大口径ほど EPD 上限が緩むことを、InP 結晶成長の難しさとして読んだこと。6インチ化が基板・装置メーカーの機会であるという指摘。p 型ドープが電気と光の要求の衝突であるという整理。接合を界面化学・熱履歴・熱の出口の3変数に整理したこと。InP を放熱材料に貼る発想を接合技術の二通りの使い方と読んだこと。InP とシリコンが分業として並存するという読み取り。表・図の区分けと描き方 | 公表内容にもとづく本記事の整理・解説。各社・各機関が表明した見解ではない | 解説 |
| 図1〜図5が実際の断面・設計図ではなく説明のための作図であること。ヒーロー画像と図6が AI 生成イメージであること | 本記事による注記 | 解説 |
最終更新：2026年9月25日／出典は一次情報（査読論文、研究機関・コンソーシアムの公開資料、企業の公式発表・製品仕様）に限定しています。 数値の換算や材料設計上の読み取りを含むため、それらは「本稿の計算」「解説」として出典付きの事実と区別しています。 6インチ InP での量産歩留まり・コスト、基板転位と素子寿命の定量的関係、次世代変調器の標準方式については、公開された一次情報で確認できなかったため記載していません。 Coherent の「world's first」、Intel の均一性の比較は、各社の主張として記載しています。 図はすべて説明用の概念図です。図1〜図5はベクター作図、ヒーロー画像と図6はAI生成イメージであり、いずれも実際の断面写真・顕微鏡像・製品の実物を示すものではありません。