半導体とは何か｜半導体を学ぶ概論①

入門半導体を学ぶ ① 概論 1/3 ・すべての回に戻る

スポンサー募集中掲載のご案内はこちら →スポンサー募集中掲載のご案内はこちら →スポンサー募集中掲載のご案内はこちら →

SEMICONDUCTOR FRONT-END · INTRO 01

半導体とは何か
― 「電気の通しやすさを、自由に変えられる物質」の物理

半導体は「導体と絶縁体の中間の物質」とよく説明されます。でも本当に大事なのは中間であることではありません。ごくわずかな不純物と電圧で、電気の通しやすさを桁違いに変えられることです。この回では、LEDはなぜ光るのか、カメラはどう光を数えるのか、スマホはどう計算するのかを手がかりに、原子・バンド・電子と正孔・pn接合・トランジスタをつなげて理解します。

半導体前工程シリーズ概論①／難易度 ★☆☆（高校物理・化学の知識で読めます）／最終更新 2026年10月31日（身近なデバイスとのつながりを増補）

この記事の構成

1. 半導体とは何か（3行でつかむ）
2. 「中間の物質」という説明の落とし穴
3. シリコンの原子と結晶
4. バンドギャップ ― 電子が「いてよい場所」のすき間
5. 正孔 ― 「電子の抜けた穴」が動く
6. ドーピング ― 不純物を「わざと」入れる
7. pn接合 ― 電流を一方向にだけ流す
8. トランジスタ ― 電圧で電流をオン・オフする
9. 小さくするほど、トランジスタは形を変えてきた
10. まとめ ― この先の工程は、すべて「この構造を作るため」
11. 確認クイズ
12. 用語集
13. 参考資料（一次情報）
14. 主張と出典の対応表（監査）

本記事の表記ルール

事実＝公的機関・学術資料・企業の公式発表に記載のある内容（出典番号つき）
本稿の計算＝明示した前提から本記事が計算した値
推測＝出典から読み取れる範囲を超えた、本記事の見立て
未確定／将来＝計画・ロードマップであり、実績が確認できていない事項
物理の一般原理（教科書で確立している内容）の説明は、とくにタグを付けずに書いています。

この回の学習目標

半導体の本質が「電気の通しやすさを制御できること」だと説明できる
バンドギャップ、正孔、ドーピングが何を意味するのかを、自分の言葉で説明できる
pn接合とMOSFETが、なぜ「一方向にだけ流す」「電圧でオン・オフする」のかを理解する
太陽電池・カメラ・LED・計算チップの働きを、キャリアの振る舞いと結びつけて説明できる

1. 半導体とは何か（3行でつかむ）

半導体は、ほぼ満たされた価電子帯と、ほぼ空の伝導帯のあいだに、エネルギーのすき間（バンドギャップ）がある物質です。
そのため、純粋なままではほとんど電気を通しませんが、ごく少量の不純物を入れたり、電圧をかけたりすると、通しやすさが桁違いに変わります。
この性質を使って「一方向にだけ電流を流す（ダイオード）」「電圧で電流をオン・オフする（トランジスタ）」部品を作り、それを何十億個も1枚のチップに並べたものが、今のコンピューターです。

このシリーズで扱う「前工程」とは、シリコンのウェハの上にこのトランジスタと配線を作り込む工程のことです。工程の話に入る前に、この回で「そもそも何を作ろうとしているのか」を押さえます。

まず、手元のスマホから考える

暗い場所で写真を撮り、ライトを点灯し、写真を加工する。その短い操作の中でも、半導体は違う仕事をしています。

身近な動作	半導体の中で起きること	この回で解く疑問
カメラで明るさを測る	光が電子と正孔を生み、電荷として集められる	光をどう電気の信号にするのか
LEDライトを点灯する	送り込んだ電子と正孔が再結合し、光を出す	電気がどう光に変わるのか
チップが写真を加工する	ゲート電圧で通り道を切り替え、次の回路へ電圧を伝える	小さなスイッチがどう計算になるのか
電源回路で充電電力を調整する	トランジスタが電力を細かく切り替える	オフでは止め、オンでは通す仕組みは何か

共通する主役は、キャリアを「生む・動かす・集める・再結合させる・通り道を制御する」ことです。光が入るカメラと、光が出るLEDを思い浮かべながら読み進めてください。

2. 「中間の物質」という説明の落とし穴

教科書ではよく、物質を電気の通しやすさで3つに分けます。

導体：銅やアルミのように、電気をよく通す
絶縁体：ガラスやゴムのように、ほとんど通さない
半導体：その中間

数字で比べてみましょう。電気の通しにくさを表す量を抵抗率といいます。値が大きいほど通しにくい物質です。

物質	抵抗率（室温）	出典
銅（焼きなまし銅の標準値、20 °C）	1.7241×10^-6 Ω·cm	NIST ^[2]
純粋なシリコン（真性シリコン、300 K）	3.2×10⁵ Ω·cm	Ioffe研究所 ^[3]

純粋なシリコンは、銅より約1.9×10¹¹倍（およそ2千億倍）電気を通しにくい計算になります本稿の計算。この数字だけ見ると、シリコンは「ほぼ絶縁体」です。

ところが、このシリコンにリン（P）をシリコン原子500万個あたり1個だけ混ぜると、話が一変します。シリコンの原子は1 cm³あたり5×10²²個あります ^[3]。そこにリンを1 cm³あたり10¹⁶個入れると、比率は500万分の1です本稿の計算。このとき抵抗率はおよそ0.45 Ω·cmまで下がります。純粋なときの約70万分の1です本稿の計算。

この計算の前提

抵抗率 ρ = 1 ／（q × n × μ）で計算しました。q は電子1個の電荷（1.602×10^-19 C）、n は電子の数（ここではリンの数と同じ10¹⁶ cm^-3とする）、μ は電子の動きやすさ（移動度）です。μ には、Ioffe研究所が示す不純物の少ないシリコンの上限値1400 cm²/V·s ^[3] を使いました。実際には不純物が増えると移動度は下がるので、実際の抵抗率はこれより少し大きくなります。

つまり半導体の本質は、「通しやすさが中間であること」ではありません。「通しやすさを、人間の都合で何桁も変えられること」です。しかも、変える手段は不純物だけではありません。電圧、光、温度でも変わります。この「変えられる」性質が、スイッチにも、センサーにも、太陽電池にもなります。

では、なぜそんなことが起きるのでしょうか。原子のレベルから見ていきます。

3. シリコンの原子と結晶

半導体の出発点となる、高純度の多結晶シリコンの塊（ドイツ博物館の展示）。これを溶かして単結晶にします（シリーズ第1部で解説）。
画像：Tiia Monto / Wikimedia Commons / CC BY 4.0

手が4本ある原子

シリコン（Si）は周期表の14族の元素で、いちばん外側の殻に4個の電子（価電子）を持っています。結合に使えるこの4個の電子を「4本の手」と考えると分かりやすくなります。

シリコンの結晶では、1個の原子がまわりの4個の原子と、電子を1個ずつ出し合って手をつなぎます。これが共有結合です。この結合が3次元に規則正しく続いた形をダイヤモンド構造といい、シリコンの結晶はこの構造をとります ^[3]。

結晶の繰り返し単位の一辺（格子定数）は、NISTの基礎物理定数（CODATA 2022）で5.431 020 511×10^-10 m（約0.543ナノメートル）と、10桁を超える精度で示されています ^[1]。

手がふさがっていると、電気は流れない

すべての電子が結合に使われていて、手がふさがっている状態では、電子は自分の持ち場を離れられません。電圧をかけても、動ける電子がいないので電流は流れません。これが「純粋なシリコンはほとんど電気を通さない」理由の直感的なイメージです。

ただし、手はいつまでもふさがっているわけではありません。熱で原子は細かく振動しています。その振動からエネルギーをもらった電子が、たまに結合から外れて自由に動ける電子になります。どれくらいのエネルギーがあれば外れられるのか。それを表すのが、次に説明するバンドギャップです。

4. バンドギャップ ― 電子が「いてよい場所」のすき間

原子が集まると、エネルギーの「段」が「帯」になる

1個の原子の中では、電子がとれるエネルギーはとびとびの値に決まっています（高校化学のK殻・L殻・M殻のイメージです）。

原子を2個近づけると、電子どうしの影響で、1つだったエネルギーの値が2つに分かれます。単純化したモデルでは、3個なら3つ、N個ならN個の状態に分かれます。結晶では1 cm³に5×10²²個もの原子が並んでいるので ^[3]、分かれたエネルギーの値はほとんど隙間なく並び、幅を持った帯（バンド）のように見えます。

ここで大事なのは、帯と帯のあいだに、電子がとることを許されないエネルギーの範囲が残ることです。これがバンドギャップ（禁制帯）です。

価電子帯と伝導帯

半導体で主役になる帯は2つあります。

価電子帯：結合に関わる電子がいる帯。完全に満たされていると、その帯全体として電流を運べない
伝導帯：結合から外れた電子が入る帯。ほぼ空っぽで、入った電子は自由に動ける

満員の帯の中では、電子は席を移ることができません。満員の映画館では誰も席を移れないのと同じです。伝導帯へ上がった電子に加えて、価電子帯にできた空席（正孔）も電流を運びます。ここでの「動けない」は、電子が原子の横で静止しているという意味ではありません。完全に満たされた帯では、各状態の電流への寄与が打ち消し合う、という意味です。伝導帯に上がるには、バンドギャップの分だけエネルギーを受け取る必要があります。

「上の帯へ上がる」と「電流が流れる」は、別の出来事

バンド図を初めて見ると、電子が結晶の中を上に飛び、すき間をジャンプしているように見えるかもしれません。しかし図の縦軸は高さではなく、電子のエネルギーです。バンドギャップは、原子と原子のあいだにある空洞でも、絶縁膜の厚さでもありません。

光を吸収して電子が価電子帯から伝導帯へ移ると、電子の状態が変わり、伝導電子と正孔という電流の担い手が増えます。その後、電場や濃度差によって担い手が結晶内を移動すると、電流になります。「担い手を作ること」と「作られた担い手が流れること」を分けると、デバイスの働きが見えてきます。

「電圧をかける」と、毎回バンドギャップを飛び越えるの？

通常の抵抗中の電流や、オン状態のMOSFETのチャネル電流では、すでに存在するキャリアが移動します。電流が流れるたびに、すべての電子が価電子帯から伝導帯へ励起されるわけではありません。また、バンドギャップの値を電荷で割った値が、そのままMOSFETのしきい値電圧になるわけでもありません。

バンドギャップは、光を受け取れるかどうかにも関わる

光は、光子という単位でエネルギーを運びます。通常のバンド間吸収では、1個の光子のエネルギーがバンドギャップに届かなければ、価電子帯の電子を伝導帯へ励起できません。届く場合でも、反射や材料の吸収のしやすさによって、すべての光子がキャリアになるわけではありません ^[29]。

光子1個のエネルギーは、波長が短いほど大きくなります。例えば、可視光の赤に近い620 nmの光子は約2.0 eVです。シリコンの1.12 eVより大きいため、吸収されれば電子と正孔を生めます。一方、1550 nmの赤外光子は約0.80 eVで、通常のシリコンのバンド間吸収には足りません本稿の計算。シリコンの受光感度が長波長側でおよそ1100 nmまでになるのは、このためです ^[29]。

光子のエネルギー E（eV）≈ 1240 ／波長 λ（nm）

ここで比べているのは光子1個あたりのエネルギーです。光の明るさを増すのは主に光子の数を増すことなので、普通の動作範囲では、エネルギー不足の光を強くしただけで吸収の境界が消えるわけではありません。

材料ごとのバンドギャップ

バンドギャップの大きさは材料ごとに決まっています。単位のeV（電子ボルト）は、電子1個を1 Vの電圧で加速したときに得るエネルギーです。

材料	バンドギャップ（300 K）	主な用途の例（解説）	出典
ゲルマニウム（Ge）	0.661 eV	初期のトランジスタ	Ioffe ^[4]
シリコン（Si）	1.12 eV	ロジック、メモリ、太陽電池の大半	Ioffe ^[3]
ヒ化ガリウム（GaAs）	1.424 eV	高周波部品、赤外の発光素子	Ioffe ^[5]
炭化ケイ素（4H-SiC）	3.23 eV	パワー半導体	Ioffe ^[6]
窒化ガリウム（GaN、ウルツ鉱型）	3.39 eV	GaN系LEDの基盤材料、パワー・高周波	Ioffe ^[7]
ダイヤモンド	5.46〜5.6 eV	研究段階の超ワイドギャップ材料	Ioffe ^[8]

材料ごとの使い分けは、次の回（概論②「半導体の種類と用途」）で詳しく扱います。ここでは、バンドギャップが小さいほど電子が上がりやすく、大きいほど上がりにくいことだけ覚えておいてください。

物理のツボ①：なぜ「1.12 eV」で、ほどよく電気が流れないのか

室温（300 K）で、原子の熱振動が電子に渡すエネルギーの目安は kT です。k はボルツマン定数（8.617 333 262×10^-5 eV/K ^[9]）、T は絶対温度です。300 Kでは kT ≈ 0.0259 eV です本稿の計算。

これはシリコンのバンドギャップ1.12 eVの約43分の1しかありません。真性半導体が熱平衡にあるとき、伝導帯の電子濃度は、主に次の指数因子で大きく変わります。これは電子1個が飛び越える確率そのものではなく、電子と正孔のつり合いから得られる濃度の関係です。

伝導帯の電子の数 ∝ exp（−Eg ／ 2kT）

指数関数なので、Egが少し違うだけで電子の数は大きく変わります。たとえばシリコンとゲルマニウムでは、この因子だけで比べると約7千分の1になります本稿の計算（実際には他の物性の違いも効くので、厳密な比ではありません）。

実際の値で見ると、純粋なシリコンの伝導帯にいる電子（真性キャリア密度）は1 cm³あたり約1×10¹⁰個です ^[3]。原子は5×10²²個ですから、原子5兆個に電子1個しか動けない計算になります本稿の計算。これが、純粋なシリコンが「ほぼ絶縁体」である理由です。

温度が上がると、半導体は電気を通しやすくなる

金属は温度が上がると電気を通しにくくなります。原子の振動が激しくなり、動く電子の邪魔をするからです。真性半導体や真性キャリアが支配的になる温度域では、温度が上がると通しやすくなります。ドーピングした半導体では、温度域によって移動度の低下なども効くため、いつでも同じ傾向になるとは限りません。熱で伝導帯に上がる電子が、指数関数的に増えるからです。

先ほどの式に温度の効果を入れて大まかに計算すると、シリコンの真性キャリア密度は、27 °C（300 K）から77 °C（350 K）で約28倍、127 °C（400 K）で約350倍に増えます本稿の計算。

この計算の前提

真性キャリア密度 ∝ T^3/2 × exp（−Eg ／ 2kT）として、Eg = 1.12 eVで一定と仮定しました。実際のバンドギャップは温度が上がると少し小さくなるため、増え方はこれよりやや大きくなります。

これは実用上とても重要です。チップが熱くなると、本来流れてほしくない電流（リーク電流）が増えます。高温で動かすパワー半導体に、バンドギャップの大きいSiCやGaNが使われる理由の一つがここにあります（概論②で詳しく扱います）解説。

5. 正孔 ― 「電子の抜けた穴」が動く

電子が価電子帯から伝導帯へ上がると、価電子帯には電子1個分の空席が残ります。この空席を正孔（ホール）と呼びます。

空席があると、価電子帯の電子も動けるようになります。隣の電子が空席に移ると、空席は1つ隣へ移動します。それを繰り返すと、空席がまるで正の電荷を持った粒子のように、電子と逆向きに動いて見えます。

正孔の考え方は、数え方の工夫ではありません。半導体では、電子（負の電荷）と正孔（正の電荷）という2種類の担い手が電流を運んでいる、と考えると、ほとんどの現象をすっきり説明できます。電流を運ぶこの2つをまとめてキャリアと呼びます。

ただし、電子と正孔は動きやすさが違います。Ioffe研究所のデータでは、不純物の少ないシリコンで、電子の移動度は最大1400 cm²/V·s、正孔は最大450 cm²/V·sです ^[3]。正孔は電子の約3分の1の動きやすさです本稿の計算。この差は、後で出てくるCMOS回路の設計（正孔で動くトランジスタを大きめに作る、など）に影響します解説。

電子と正孔は、どの向きに動くのか

キャリアは室温でも熱運動しています。動いているだけでは、右へ行くものと左へ行くものの寄与が打ち消し合い、正味の電流にならない場合があります。動きに偏りを作る原因が、電場と濃度差です ^[35]。

ドリフト（電場による移動）：負の電子は電場と逆向きに、正孔は電場と同じ向きに平均として移動します。個々の経路は散乱で曲がるため、一直線に走り続けるわけではありません。
拡散（濃度差による広がり）：キャリアは正味として、多い場所から少ない場所へ広がります。電場がなくても起きます。pn接合を作った直後に、電子がn側からp側へ広がるのはこちらです。

電子と正孔は逆向きに動くのに、どちらも同じ向きの電流を運べます。 電流の向きは「正の電荷が進む向き」という約束だからです。右向き電場なら、正孔が右へ動くのも、負の電子が左へ動くのも、右向きの電流に数えます ^[35]。

正孔は、原子の穴でも、飛び出してくる陽子でもない

正孔が移動しても、シリコンの原子が席をずれて移動するわけではありません。価電子帯の電子が状態を移ることで、電子の不足分が移動します。この不足分は正の電荷の担い手として振る舞うので、pMOSの通り道やpn接合の電流を説明できます。座席の例えは動く向きをつかむためのもので、結晶内に椅子や空洞が並んでいるわけではありません。

生まれたキャリアは、ずっと使えるわけではない

伝導電子が価電子帯の空席を埋めると、伝導電子と正孔のペアが減ります。これが再結合です。電子そのものが消滅するのではなく、電流を運べる状態が変わります。失ったエネルギーは光や熱などに移ります。

太陽電池や受光素子では、再結合する前にキャリアを集めたい。LEDでは、狙った場所で、光を出す再結合を起こしたい。この違いが、同じ半導体でも構造や材料を作り分ける理由です。

6. ドーピング ― 不純物を「わざと」入れる

純粋なシリコンでは、熱によるバンド間励起では、電子と正孔がペアで生まれます。数も少なすぎます。そこで、周期表で隣の族の元素を、ごく少量だけ混ぜます。これをドーピングといい、混ぜる元素をドーパントといいます。

n型：電子が1個余る

リン（P）やヒ素（As）は15族で、価電子を5個持っています。シリコンの位置に入ると、4個は周りとの結合に使われ、1個が余ります。この余った電子は、ほんのわずかなエネルギーで原子から離れ、伝導帯を自由に動く電子になります。電子を与える（donate）ので、こうした元素をドナーと呼びます。負（negative）の電荷が主役になるので、n型半導体です。

p型：電子が1個足りない

ホウ素（B）は13族で、価電子は3個です。シリコンの位置に入ると、結合の手が1本足りません。そこに周りの電子が入り込むと、正孔ができます。電子を受け取る（accept）のでアクセプタと呼び、正（positive）の電荷が主役なのでp型半導体です。

どれくらいのエネルギーで離れるのか

Ioffe研究所のデータでは、シリコン中でドーパントから電子（または正孔）を引き離すのに必要なエネルギー（イオン化エネルギー）は次の通りです ^[3]。

ドーパント	種類	イオン化エネルギー
リン（P）	ドナー（n型）	0.045 eV
ヒ素（As）	ドナー（n型）	0.054 eV
ホウ素（B）	アクセプタ（p型）	0.045 eV

シリコンのバンドギャップ1.12 eVに比べると、20分の1以下です本稿の計算。室温の熱エネルギーの目安 kT ≈ 0.026 eV と同じくらいの大きさなので、室温ではドーパントのほとんどが電子（または正孔）を放します。だから、入れたドーパントの数が、ほぼそのまま動けるキャリアの数になります。

物理のツボ②：なぜ余った電子は、こんなに弱くしか縛られていないのか

余った電子は、＋1の電荷を持ったリンのイオンのまわりを回っている、と考えることができます。これは水素原子（陽子1個と電子1個）とそっくりの形です。水素原子から電子を引き離すエネルギーは13.6 eVです。

ところが結晶の中では、2つの効果がこの束縛をぐっと弱めます。

電場が弱まる：周りのシリコン原子が分極して、イオンの電荷を打ち消すように働きます。シリコンの比誘電率は11.7 ^[3] なので、引力は真空中の11.7分の1になります。束縛エネルギーは誘電率の2乗で効くため、効果は約137分の1です。
電子が「軽く」振る舞う：結晶中の電子は、周期的に並んだ原子の影響を受け、真空中とは違う重さ（有効質量）で動くように見えます。シリコンの伝導帯の電子では、電気伝導に効く有効質量は真空中の電子の0.26倍です ^[3]。

この2つを水素原子の式に入れると、13.6 eV × 0.26 ÷ 11.7² ≈ 0.026 eV になります本稿の計算。実測値（リンで0.045 eV）とは2倍ほどずれます。これは、イオンのすぐ近くでは誘電率による打ち消しが効かないなど、単純なモデルでは扱えない効果があるためです。それでも、「数十meV程度」という桁がこのモデルで説明できるのは、物理として納得のいくところです。

電子と正孔の数のバランス ― 質量作用の法則

熱平衡にある、強く縮退していない半導体では、温度が決まると、電子濃度 n と正孔濃度 p の積が一定になります。光を当てたり電流を注入したりした非平衡状態には、そのまま適用できません。

n × p ＝ n_i²（n_i：真性キャリア密度）

シリコンでは n_i ≈ 1×10¹⁰ cm^-3 です ^[3]。リンを10¹⁶ cm^-3入れて n ≈ 10¹⁶ になると、正孔は p ≈ 10²⁰ ÷ 10¹⁶ ＝ 10⁴ cm^-3 まで減ります本稿の計算。電子が正孔の1兆倍です。このとき、数の多い電子を多数キャリア、少ない正孔を少数キャリアと呼びます。

なぜ積が一定になるのでしょうか。電子と正孔は、熱で生まれる（電子が上がる）一方で、出会うと再び結びついて消えます（再結合）。電子が増えると正孔が出会う相手が増え、正孔はどんどん消えていきます。生まれる速さと消える速さが釣り合ったところで、積が一定になるのです。

7. pn接合 ― 電流を一方向にだけ流す

p型とn型を1つの結晶の中でくっつけたものをpn接合といいます。ダイオード、太陽電池、LED、そしてトランジスタの基本単位です。

コンピュータ歴史博物館によると、pn接合は1940年2月23日、ベル研究所のラッセル・オールが調べていたシリコン片で見つかりました。光を当てると電流が流れるという、思いがけない現象がきっかけでした ^[12]。

つなぐと何が起きるか ― 空乏層と内蔵電位

p型には正孔が、n型には電子がたくさんあります。2つをくっつけると、インクが水に広がるのと同じように、多いほうから少ないほうへ広がろうとします（拡散）。n型の電子はp型へ、p型の正孔はn型へ移り、境目で出会って再結合して消えます。

すると、境目の近くには可動キャリアが大幅に減り、動けないドーパントのイオンだけが残ります。n型側には＋のイオン（電子を放したリン）、p型側には－のイオン（電子を受け取ったホウ素）です。この領域を空乏層といいます。

＋と－のイオンが向かい合うので、空乏層には電場が生まれます。この電場は、それ以上の拡散を押し戻す向きに働きます。「広がろうとする力（拡散）」と「押し戻す力（電場）」が釣り合ったところで、正味の電流がゼロになります。電子や正孔の熱運動まで止まるわけではありません。このとき接合の両側にできる電位差を内蔵電位といいます。

物理のツボ③：内蔵電位は、どう決まるのか

釣り合いの条件を式にすると、内蔵電位 V_bi は次のようになります。

V_bi ＝（kT ／ q）× ln（N_A × N_D ／ n_i²）

N_A、N_Dはp側、n側のドーパント濃度です。両側とも10¹⁶ cm^-3とすると、0.0259 V × ln（10³² ÷ 10²⁰）≈ 0.71 V になります本稿の計算。

この式の意味は、「電子がn側からp側へ坂を登れる確率（ボルツマン因子）が、両側の電子の濃度の比とちょうど釣り合う高さ」ということです。濃度の比が10¹²倍もあっても、対数をとると27程度にしかなりません。そのため、ドーピング濃度を大きく変えても、内蔵電位は数百mV〜1 V程度の範囲に収まります。

順方向と逆方向

順方向（p側に＋、n側に－）：外から加えた電圧が坂を低くします。坂を越えられるキャリアは指数関数的に増えるので、電圧を少し上げるだけで電流が急に流れ始めます。
逆方向（p側に－、n側に＋）：坂がさらに高くなり、空乏層も広がります。微小な逆方向電流は流れますが、順方向に比べると小さくなります。ただし、逆方向電圧が大きくなると降伏し、大きな電流が流れる場合があります。

坂を越えるキャリアの数がボルツマン因子で決まるので、順方向の電流は電圧に対して指数関数的に増えます。これがダイオードの「一方向にだけ流す」性質（整流作用）の物理です。

ダイオードは「0.7 Vで突然開く扉」ではない

内蔵電位と、外から加える順方向電圧は違う量です。順方向電流はなめらかに増え、「何Vから流れたと呼ぶか」は必要な電流や温度で変わります。前の計算の約0.71 Vは、指定した濃度条件での内部の平衡電位差です。この数値を超えるまで電流が完全にゼロ、という意味ではありません。

光とpn接合 ― 直接遷移と間接遷移

pn接合に光を当てると、光のエネルギーで電子と正孔のペアが生まれます。空乏層の電場がそれを両側に引き離すので、電流として取り出せます。これが太陽電池や光センサー（フォトダイオード）です。オールが1940年に見た「光を当てると電流が出る」現象も、これにあたります ^[12]。

逆に、順方向に電流を流して電子と正孔を再結合させると、そのエネルギーが光として出ることがあります。これがLEDです。ただし、シリコンはほとんど光りません。シリコンは間接遷移型の半導体だからです ^[10]。

物理のツボ④：シリコンが光らない理由

電子が伝導帯から価電子帯へ落ちて光を出すとき、エネルギーと同時に運動量も保存されなければなりません。光は、エネルギーのわりに運動量をほとんど運べません。

直接遷移型（GaAs、GaNなど）：伝導帯のいちばん低いところと価電子帯のいちばん高いところが、同じ運動量の位置にあります。電子はそのまま落ちて光を出せます。
間接遷移型（Si、Geなど）：両者の位置が運動量の軸でずれています。落ちるには、結晶の振動（フォノン）に運動量を受け渡す「第三者」が必要になり、起きる確率がぐっと下がります。そのあいだに、エネルギーは熱として失われてしまいます。

このため、LEDや半導体レーザーにはGaAsやGaNなどの化合物半導体が使われます。シリコンで光を扱う「シリコンフォトニクス」では、光を出す部分だけ別の材料を組み合わせる工夫がされています（後工程シリーズの「シリコンフォトニクス」で扱っています）。

屋根の太陽電池：光で生み、分け、取り出す

太陽電池では、次の3つが続けて起きます ^[29]^[30]。

生む：吸収した光が、電子と正孔のペアを作る。
分ける：接合付近の電場が電子をn側へ、正孔をp側へ運ぶ。接合から離れた場所で生まれたキャリアも、再結合前に拡散して接合へ届けば回収できる。
取り出す：電極と外部回路を通じて電荷を受け渡し、負荷に電力を供給する。

キャリアが生まれるだけでは、役立つ電力を十分には取り出せません。分けて回収できる構造と、閉じた外部回路が必要です。回路を開けば電圧は生じても、外部へ電流を流し続けることはできません。電力のエネルギー源は光です。接合に最初からある電場だけで、暗闇の中でも発電し続けられるわけではありません。

スマホのカメラ：集めた電荷を、明るさの数字にする

カメラのCMOSイメージセンサーにも、小さな受光部（フォトダイオード）が並んでいます。光を吸収して電子と正孔を作るところは、太陽電池と共通です。ただし主な目的は電力を取り出すことではなく、光の量を信号として測ることです ^[29]^[32]。

画素は露光しているあいだ、光から生じた電荷を蓄えます。その電荷を回路で電圧に変え、数字として読み出します。同じ露光時間・同じ条件なら、暗い所から来た光より明るい所から来た光のほうが多くの信号電荷を生み、画素ごとの違いが画像になります。色は通常、画素の上のカラーフィルターなどと組み合わせて測ります ^[32]。

ここで、前の温度の話がつながります。光がなくても生じる暗電流があると、光から来た信号と区別しにくい余分な電荷になります。温度や露光時間は、その影響を変えます。暗い場所や長い露光での画質は、こうした暗電流だけでなく、光子数のゆらぎや読み出し回路の雑音にも左右されます ^[36]。

LEDライト：再結合のエネルギーが、光の色になる

LEDでは、順方向電圧をかけて電子と正孔を発光領域へ送り込み、光を出す再結合を起こします。放出される光子のエネルギーが大きいほど波長は短くなり、赤より青寄りになります。発光する層の材料・組成を変えることで、発光の波長を調整します ^[31]。

例えば、発光エネルギーを2.0 eVとした単純な例なら波長は約620 nm、2.8 eVなら約443 nmです本稿の計算。これは色とエネルギーの関係をつかむための例で、実製品の発光エネルギーは量子井戸などの構造にも左右されます。青色LEDでは、GaN系の材料構成の中にInGaNなどの発光層を使います。表にあるバルクGaNの3.39 eVを、そのまま市販の青色LEDの光子エネルギーとするわけではありません ^[31]。

日常の照明の白色LEDでは、青色LEDの光の一部を蛍光体でより長い波長の光に変え、残りの青い光と混ぜて白く見せる方式が広く使われます ^[37]。「白色に対応する1つのバンドギャップ」があるという意味ではありません。

シリコンは光を受け取れるのに、なぜLEDに向かないの？

光を吸収できることと、再結合のとき効率よく光を出せることは、同じ条件では決まりません。シリコンは可視光を吸収して受光素子になれますが、間接遷移型なので、効率のよい発光には不向きです。LEDには、光を出す再結合を起こしやすい直接遷移型の材料が使われます。これが、カメラとLEDで材料を使い分ける大きな理由です。

8. トランジスタ ― 電圧で電流をオン・オフする

点接触型トランジスタから、シリコンの時代へ

1947年の点接触型トランジスタの復元模型 — 1947年にベル研究所で作られた点接触型トランジスタの復元模型。
画像：Mister rf / Wikimedia Commons / CC BY-SA 4.0

コンピュータ歴史博物館によると、1947年12月、ベル研究所のジョン・バーディーンとウォルター・ブラッテンが、ゲルマニウムの点接触デバイスで増幅作用（トランジスタ動作）を実現しました ^[11]。同じくベル研究所のウィリアム・ショックレーは1948年に接合型トランジスタを考案し、1951年には接合型トランジスタが実際に作られています ^[13]。3人は1956年のノーベル物理学賞を共同で受賞しました ^[15]。

最初のトランジスタはゲルマニウム製でした。その後、テキサス・インスツルメンツが1954年5月にシリコントランジスタの生産を発表し、1950年代の終わりにはシリコンが業界で好まれる材料になりました ^[14]。

MOSFET ― 今のチップを作るトランジスタ

いまのチップに何十億個も入っているのは、MOSFET（金属－酸化膜－半導体電界効果トランジスタ）です。コンピュータ歴史博物館によると、1959年にベル研究所のモハメド・アタラとダウォン・カーンが、初めて動くMOSトランジスタを作りました ^[16]。

構造はシンプルです。

p型シリコンの表面に、n型の領域を2か所作る（ソースとドレイン）
そのあいだのシリコン表面を薄い絶縁膜（もともとはシリコンの酸化膜）で覆う
その上に電極（ゲート）を置く

なぜゲートの電圧で、オン・オフできるのか

ゲートに電圧をかけないとき、ソース（n型）からp型の領域を通ってドレイン（n型）へ行く道は、n-p-nの順にpn接合が2つ向かい合っている状態です。ここではソースと基板を0 V、ドレインを正電圧とした通常のnMOS動作を考えます。ゲートがしきい値未満ならチャネルがつながらず、ドレインへの電流は微小な漏れ電流にとどまります。ソースとドレインを逆にしたときには、基板との接合による電流も考える必要があります。

ゲートの電圧をソースより高くすると、ゲートとシリコンは絶縁膜をはさんだコンデンサーのように振る舞います。ゲート側に＋の電荷がたまると、シリコンの表面には－の電荷が引き寄せられます。

まず、p型の正孔が表面から追い払われ、空乏層ができます。
さらに電圧を上げると、少数キャリアである電子が表面に集まり、表面のごく薄い層だけがn型のように振る舞います（反転層）。

電子は主にソース・ドレインから供給されます。この反転層がソースとドレインをつなぐチャネル（電流の通り道）になり、電流が流れます。反転層ができ始めるゲート電圧をしきい値電圧といいます。

ゲートは絶縁膜で隔てられているので、ゲートにはほとんど電流が流れません。電圧をかけるだけでスイッチが切り替わります。この「入力側はほとんど電力を使わず、出力側の大きな電流を制御できる」性質が、何十億個も並べられる理由です。

CMOS ― 2種類を組み合わせて、待機中の電力を抑える

ここまでの、電子がチャネルを流れるMOSFETをnMOSといいます。n型基板に正孔のチャネルを作るpMOSもあります。pMOSは、ゲートの電圧がnMOSとは逆のときにオンになります。

nMOSとpMOSを対にして、「入力が安定した0または1のとき、片方がオン、もう片方がオフ」になるようにつないだ回路がCMOS（相補型MOS）です。コンピュータ歴史博物館によると、1963年にフェアチャイルドのフランク・ワンラスとC. T. サーがこの回路構成を発表し、ワンラスが特許を取りました ^[17]。

CMOSでは、出力が0か1で止まっているあいだ、電源からグラウンドへ抜ける道がどこかで必ず切れています。そのため、理想的には出力が安定しているときの直通電流を抑えられます。実際には漏れ電流があり、切替時には容量の充放電や、一時的に両方がオンになることによる電流も流れます。これが、現在のほぼすべてのロジックチップがCMOSで作られている理由です。

スマホのチップ：通り道の切替えが、どうして0と1になる？

MOSFETをオンにすると電流を通せる、というだけでは、まだ計算にはなりません。その電流で配線や次のゲートの電荷を変え、出力電圧を高くするか低くするかを決めます。回路では、規定した範囲の高い電圧を1、低い電圧を0として読みます。電子が1個あるから1、電子がなくなったから0、という意味ではありません。

先ほどのCMOSインバータなら、入力0ではpMOSが出力を電源側につないで出力1へ、入力1ではnMOSが出力をグラウンド側につないで出力0へ導きます。この出力を次のゲートにつなぎ、複数の入力を扱う論理回路を組み合わせると、足し算や比較などができます。nMOSだけが計算するのではなく、電子で動くnMOSと正孔で動くpMOSが、電圧を受け渡す仕組みです。

待機時は省電力なのに、ゲーム中のスマホが熱くなる理由

ゲートの絶縁膜を直流電流がほとんど通らなくても、ゲート電圧や出力電圧を変えるには電荷を出し入れする必要があります。ゲートや配線は小さな容量を持つためです。多くの回路が頻繁に切り替わると、その充放電でエネルギーを使います。消費したエネルギーの多くは最終的に熱になります ^[33]。

代表的な容量の充放電による動的消費電力は、同じ回路条件では、おおむね切替え頻度に比例し、電源電圧の2乗に比例します ^[33]。これに漏れ電流や切替え途中の直通電流なども加わります。したがって「CMOSは待機時の直通電流を抑えられる」と「大量の計算でチップが発熱する」は両立します。スマホ全体の発熱には画面・通信・充電なども関わりますが、ここではチップ内の理由を見ています。

充電器や電力変換器：オフで止め、オンで損失を減らす

電力を扱うトランジスタにも、ゲートで電流を制御する考え方が使われます。ただし、ロジックの小さな信号だけでなく、オフでは電圧に耐え、オンではできるだけ損失を減らして電力を通すことが求められます。

SiCやGaNはワイドバンドギャップ材料で、シリコンより大きな電場に耐えられる特性などを生かして、電力変換に使われます ^[34]。広いギャップは熱で不要なキャリアが生まれにくいことにもつながります。ただし、ギャップの大きさだけで充電器の効率や大きさが決まるわけではありません。耐電圧、オン抵抗、切替え時の損失、回路と放熱の設計を組み合わせます。GaNの電力デバイスにはHEMTという異なる構造もあり、すべてがこの章のnMOS断面と同じではありません。

集積回路 ― 部品を1枚の結晶にまとめる

キルビーの最初の集積回路の復元模型 — ジャック・キルビーが1958年に作った最初の集積回路の復元模型（ハインツ・ニックスドルフ博物館の展示）。
画像：Florian Schäffer / Wikimedia Commons / CC BY-SA 4.0

トランジスタや抵抗を1つずつ作って配線していては、部品が増えるほどつなぎ間違いや故障が増えます。そこで、複数の部品を1枚の半導体の上にまとめて作るのが集積回路（IC）です。

コンピュータ歴史博物館によると、1958年9月、テキサス・インスツルメンツのジャック・キルビーが最初の集積回路の試験に成功しました。ゲルマニウムの小片に5つの部品を作り、ワイヤでつないだものでした ^[18]。翌1959年には、フェアチャイルドのロバート・ノイスが、部品の配線まで1枚のシリコンの上で行う「モノリシック集積回路」を考案して特許を出願しました ^[19]。キルビーは2000年のノーベル物理学賞を「集積回路の発明への貢献」で受賞しています ^[20]。

この「平らなシリコンの上に、膜を作り、模様を描き、削り、不純物を入れる」という作り方が、そのまま前工程の原型です。シリーズの第2部では、この一つひとつの工程を詳しく見ていきます。

9. 小さくするほど、トランジスタは形を変えてきた

ムーアの法則

コンピュータ歴史博物館によると、ゴードン・ムーアは1965年4月19日の雑誌『Electronics』の記事「Cramming more components onto integrated circuits」で、チップに載る部品の数が毎年2倍になると予測しました。1975年には、これを2年ごとに2倍に修正しています ^[21]。この予測は業界の目標になり、トランジスタは何十年も小さくなり続けてきました。

CPUチップのダイ写真（AMD Zen 2世代のCPUコア部分。Wikimedia Commons上の説明による）。規則的に並んだ模様の一つひとつが、トランジスタと配線の集まりです。
画像：Fritzchens Fritz / Wikimedia Commons / CC0

「3nm」は、どこかの長さが3nmという意味ではない

「7nm」「3nm」「2nm」といった世代の呼び名（プロセスノード）を聞いたことがあると思います。昔はゲートの長さなどの実際の寸法と対応していましたが、今は違います。IEEE Spectrumは2020年の記事で「7nmのトランジスタの重要な寸法のほとんどは、実際には7nmよりかなり大きい」と書いています ^[22]。今のノード名は、世代を表すラベルだと考えてください。

小さくすると、ゲートが「言うことを聞かせられなくなる」

トランジスタを小さくすると、ソースとドレインが近づきます。すると、本来はゲートだけが決めるはずのチャネルの状態に、ドレインの電圧も影響するようになります。ゲートで「オフ」にしているのに、ドレインからの影響で電流が漏れてしまうのです。これを短チャネル効果といいます。

対策の考え方はシンプルです。ゲートでチャネルを囲む面を増やし、ゲートの支配力を取り戻すことです。この発想で、トランジスタの形は次のように変わってきました。

構造	ゲートがチャネルを囲む面	量産の例	出典
プレーナ型	上の1面	2000年代までの主流	（一般的な整理）
FinFET（Tri-Gate）	ひれ（フィン）の3面	インテルが2011年5月に22nmで発表事実	^[23]
GAA（ナノシート）	4面すべて	サムスンが2022年6月に3nmで初期生産を開始事実／TSMCが2025年第4四半期にN2の量産を開始事実／インテルの18A（RibbonFET）が米国で大量生産中事実	^[24]^[25]^[26]
CFET	nMOSとpMOSを縦に積む	imecがA7ノードでの導入を見込む未確定／将来	^[27]

**図10　トランジスタ構造の進化（プレーナ → FinFET → GAA → CFET）**（概念図）

インテルは18Aについて、GAA構造のRibbonFETと、電源の配線をウェハの裏側から供給するPowerViaを組み合わせ、「米国で大量生産中」としています ^[26]。同社の2026年第2四半期決算（2026年7月23日発表）では、Core Ultra シリーズ3（開発コード名 Panther Lake）の一部について、ASMLの高NA EUV露光装置を使った大量生産に入ったと説明しています ^[28] 事実。裏面から電源を供給する技術は配線の回で、高NA EUVはフォトリソグラフィの回（いずれも第2部）で詳しく扱います。

ここからは推測です

FinFETからGAAへの移行では、ゲートの支配力を上げる工夫が「囲む面を増やす」方向で進んできました。GAAで4面を囲みきったため、次の世代は「囲み方」ではなく「積み方」（CFET）や「材料」（より薄いチャネル材料など）で性能を上げる方向に移っていく、と考えるのが自然です推測。ただし、CFETの量産時期や、どの企業がいつ採用するかは公表されておらず、本稿では予測しません。

10. まとめ ― この先の工程は、すべて「この構造を作るため」

回路パターンが形成された直径300 mmのシリコンウェハ — 回路パターンが形成された直径300 mm（12インチ）のシリコンウェハ。格子状に並んだ四角の一つひとつが、切り分けるとチップになります。
画像：Peellden / Wikimedia Commons / CC BY-SA 3.0

生活の中の働きへ、もう一度つなぐ

物理の性質	デバイスがすること	身近な働き
光で電子・正孔のペアが生まれる	分離して電力を回収する	屋根の太陽電池
同じ光生成を信号として測れる	電荷を集め、電圧・数字にする	スマホのカメラ
電子と正孔の再結合が光を出す	発光層へキャリアを注入する	LEDライト
電場でキャリアの通り道を変えられる	出力を高い／低い電圧へ切り替える	スマホの計算チップ
材料と構造で高電圧・損失への強さが変わる	電力を効率よく切り替える	充電器・電力変換器

バンドギャップは主にキャリアの生まれやすさや光との関係を、電子と正孔の移動は電流の運ばれ方を、接合やゲートは行き先と通り道の制御を説明します。この3つがつながると、図の中の粒子が製品の働きに変わります。

この回の内容を、前工程とのつながりで整理します。

この回で学んだこと	前工程で対応する工程（シリーズの回）
純度の高い、規則正しい結晶が必要	シリコン精製・単結晶引き上げ・ウェハ加工（第1部）
ドーパントの種類と量で、n型・p型を作り分ける	イオン注入とアニール
ゲートの下に、薄くて質の良い絶縁膜が必要	酸化・成膜（CVD・ALD）
ソース・ドレイン・ゲートを決まった位置に作る	フォトリソグラフィ・エッチング
何十億個のトランジスタを配線でつなぐ	成膜・CMP・配線（BEOL）
小さくするほど、ゲートで囲む立体構造が必要	トランジスタ構造の進化（第3部）

半導体の工場で行われている何百もの工程は、突き詰めると、この回で見た「キャリアの数と通り道を、思いどおりに制御する構造」を、ナノメートルの精度で何十億個も作るための工程です。

次の回（概論②）では、半導体を種類と用途で整理します。ロジック、メモリ、アナログ、パワー、センサーがそれぞれ何を求め、なぜ違う材料や構造を使うのかを見ていきます。

11. 確認クイズ

純粋なシリコンと銅の抵抗率を比べると、シリコンは銅のおよそ何倍、電気を通しにくいでしょうか。
答えを見る
約2千億倍（1.9×10¹¹倍）です。純粋なシリコンは「ほぼ絶縁体」ですが、リンを500万分の1混ぜるだけで抵抗率は約70万分の1になります（本文2章）。
バンドギャップが大きい材料ほど、高温で使いやすいのはなぜでしょうか。
答えを見る
熱で伝導帯に上がる電子の数は exp（−Eg／2kT）で決まるため、Egが大きいほど温度が上がってもキャリアが増えにくく、リーク電流が抑えられるからです（本文4章）。
n型シリコンを作るには、どの族の元素を入れればよいでしょうか。例を1つ挙げてください。
答えを見る
15族の元素です。例：リン（P）、ヒ素（As）。価電子が5個あり、1個が余って自由電子になります（本文6章）。
リンを10¹⁶ cm^-3入れたシリコンでは、正孔の数はおよそいくつになるでしょうか（n_i = 10¹⁰ cm^-3）。
答えを見る
n × p ＝ n_i² より、p ＝ 10²⁰ ÷ 10¹⁶ ＝ 10⁴ cm^-3 です（本文6章）。
pn接合が熱平衡になると、電子や正孔の動きまで止まるのでしょうか。
答えを見る
止まりません。熱運動は続き、拡散電流と電場によるドリフト電流が釣り合うことで、正味の電流がゼロになります（本文5・7章）。
シリコンがLEDの発光材料に向かないのはなぜでしょうか。
答えを見る
間接遷移型の半導体で、電子と正孔が再結合して光を出すには、フォノンが運動量を受け渡す必要があり、光る確率が低いからです（本文7章）。
MOSFETのゲートに電圧をかけると電流が流れるようになるのはなぜでしょうか。
答えを見る
ゲートと絶縁膜とシリコンがコンデンサーのように働き、表面に少数キャリアが集まって反転層（チャネル）ができ、ソースとドレインがつながるからです（本文8章）。
FinFETやGAAのように、ゲートでチャネルを囲む面を増やすのはなぜでしょうか。
答えを見る
微細化でソースとドレインが近づくと、ドレインの電圧がチャネルに影響して電流が漏れる（短チャネル効果）ため、ゲートの支配力を強めて漏れを抑えるためです（本文9章）。
バンド図で電子が上へ移ることと、結晶内を上へ移動することは同じでしょうか。
答えを見る
違います。バンド図の縦軸はエネルギーです。伝導帯へ励起されることと、キャリアが実空間で移動して電流を運ぶことは分けて考えます（本文4章・補図A）。
太陽電池とカメラの受光部に共通することと、目的の違いは何でしょうか。
答えを見る
どちらも光で電子と正孔を生み、回収します。太陽電池は電力を取り出し、カメラは信号電荷を測って明るさの情報にします（本文7章）。
nMOSの中を電子が流れるとき、全電子が毎回バンドギャップを飛び越えるのでしょうか。
答えを見る
いいえ。通常のオン状態では、ゲートが作ったチャネルを、主にソースから供給される電子が流れます。ギャップを超える励起と、チャネル内の輸送は違う出来事です（本文4・8章）。
CMOSの待機時の直通電流が小さくても、計算中に熱が出るのはなぜでしょうか。
答えを見る
配線やゲートの容量を充放電して電圧を切り替えるためです。多くの回路が頻繁に切り替わるほど、電力を使います。実際には漏れ電流などの損失も加わります（本文8章・補図D）。

12. 用語集

ドリフト: 電場によりキャリアの平均の動きに向きが生じること。電子は電場と逆、正孔は同じ向き。

拡散: 濃度差によって、キャリアが正味として多い所から少ない所へ広がること。

光子: 光がエネルギーをやり取りする単位。波長が短いほど1個あたりのエネルギーが大きい。

再結合: 伝導電子が正孔を埋めるなどして、電子・正孔のペアが減ること。電子そのものの消滅ではない。

暗電流: 光がなくても受光素子などに流れる電流。測定では余分な信号や雑音につながる。

半導体: 不純物・電圧・光・温度で、電気の通しやすさを大きく変えられる物質。シリコンが代表。

抵抗率: 物質の電気の通しにくさ。形に関係なく材料そのものの性質を表す。単位はΩ·cm。

価電子: 原子のいちばん外側にあり、結合に使われる電子。シリコンは4個。

共有結合: 隣り合う原子が電子を出し合って作る結合。

ダイヤモンド構造: 1つの原子が4つの原子と正四面体の形で結合した結晶構造。シリコンもこの構造。

格子定数: 結晶の繰り返し単位の一辺の長さ。シリコンは約0.543 nm。

バンド（エネルギー帯）: 結晶中で電子がとれるエネルギーの範囲。原子が多数集まって、準位が帯状になったもの。

価電子帯: 結合に関わる電子がいる帯。完全に満たされた帯は全体として電流を運ばないが、正孔があれば電流を運べる。

伝導帯: 結合から外れた電子が入り、自由に動ける帯。

バンドギャップ（禁制帯）: 価電子帯と伝導帯のあいだの、電子がとれないエネルギーの範囲。Siは1.12 eV。

eV（電子ボルト）: 電子1個が1 Vの電位差で得るエネルギー。約1.6×10^-19 J。

kT: 温度Tでの熱エネルギーの目安。300 Kで約0.026 eV。

真性半導体: 不純物を入れていない純粋な半導体。電子と正孔の数が等しい。

真性キャリア密度（n_i）: 真性半導体で熱によって生まれる電子（＝正孔）の濃度。Siで約10¹⁰ cm^-3。

正孔（ホール）: 価電子帯で電子が抜けた空席。正の電荷を持つ粒子のように振る舞う。

キャリア: 電流を運ぶ担い手。電子と正孔。

移動度: 電場をかけたときのキャリアの動きやすさ。Siでは電子が正孔の約3倍。

ドーピング: 電気的な性質を変えるため、不純物をわざと少量入れること。

ドナー: 電子を与える不純物（リン、ヒ素など15族）。n型を作る。

アクセプタ: 電子を受け取り正孔を作る不純物（ホウ素など13族）。p型を作る。

n型／p型: 電子が多数キャリアの半導体／正孔が多数キャリアの半導体。

多数キャリア／少数キャリア: その半導体で数の多いキャリア／少ないキャリア。

イオン化エネルギー: ドーパントから電子（正孔）を引き離すのに必要なエネルギー。Si中のPで0.045 eV。

有効質量: 結晶中の電子が、原子の周期的な影響を受けて示す見かけの質量。

質量作用の法則: 熱平衡・非縮退の条件で温度が一定なら、電子濃度と正孔濃度の積が n_i² で一定になる関係。

再結合: 電子と正孔が出会って消えること。エネルギーは熱や光として出る。

pn接合: p型とn型を同じ結晶内で接合したもの。整流・発光・受光の基本構造。

拡散: 濃度の高いところから低いところへ粒子が広がる現象。

空乏層: pn接合の境目にできる、キャリアがほとんどいない領域。

内蔵電位: pn接合で、拡散と電場が釣り合ったときに両側にできる電位差。

順方向／逆方向バイアス: pn接合に、電流が流れる向き／流れない向きに電圧をかけること。

直接遷移型／間接遷移型: 再結合で光を出しやすい半導体（GaAs、GaN）／出しにくい半導体（Si、Ge）。

フォノン: 結晶の格子振動を粒子として扱ったもの。運動量を受け渡す。

MOSFET: 金属－酸化膜－半導体の構造を持つ電界効果トランジスタ。ゲート電圧でチャネルを作り電流を制御する。

ソース／ドレイン／ゲート: MOSFETの電流の入口／出口／制御用の電極。

反転層（チャネル）: ゲート電圧によって表面に少数キャリアが集まり、逆の型のように振る舞う薄い層。電流の通り道。

しきい値電圧: 反転層ができ始め、トランジスタがオンになるゲート電圧。

nMOS／pMOS: 電子がチャネルを流れるMOSFET／正孔が流れるMOSFET。

CMOS: nMOSとpMOSを対にした回路方式。待機中の電力が小さい。

集積回路（IC）: 多数の素子と配線を1枚の半導体の上にまとめて作った回路。

ムーアの法則: チップに載る部品の数が約2年ごとに2倍になるという、ゴードン・ムーアの予測。

プロセスノード: 製造技術の世代を表す呼び名。現在は実際の寸法とは一致しない。

短チャネル効果: トランジスタが小さくなり、ドレインの電圧がチャネルに影響してゲートで制御しきれなくなる現象。

FinFET: ひれ状に立てたチャネルの3面をゲートで覆うトランジスタ。

GAA（ゲートオールアラウンド）: チャネルの4面すべてをゲートで囲むトランジスタ。ナノシート、MBCFET、RibbonFETなどの名称がある。

CFET: nMOSとpMOSを縦に積み重ねるトランジスタ構造。研究開発段階。

13. 参考資料（一次情報）

NIST（米国国立標準技術研究所）「CODATA Value: lattice parameter of silicon」 — https://physics.nist.gov/cgi-bin/cuu/Value?asil
NIST（旧NBS）「Handbook 100: Copper Wire Tables」 — https://nvlpubs.nist.gov/nistpubs/Legacy/hb/nbshandbook100.pdf
Ioffe Physico-Technical Institute「Si – Silicon（Basic Parameters / Band structure / Electrical properties）」 — https://www.ioffe.ru/SVA/NSM/Semicond/Si/
Ioffe Physico-Technical Institute「Ge – Germanium, Band structure」 — https://www.ioffe.ru/SVA/NSM/Semicond/Ge/bandstr.html
Ioffe Physico-Technical Institute「GaAs – Gallium Arsenide, Band structure」 — https://www.ioffe.ru/SVA/NSM/Semicond/GaAs/bandstr.html
Ioffe Physico-Technical Institute「SiC – Silicon Carbide, Band structure」 — https://www.ioffe.ru/SVA/NSM/Semicond/SiC/bandstr.html
Ioffe Physico-Technical Institute「GaN – Gallium Nitride, Band structure」 — https://www.ioffe.ru/SVA/NSM/Semicond/GaN/bandstr.html
Ioffe Physico-Technical Institute「Diamond, Band structure」 — https://www.ioffe.ru/SVA/NSM/Semicond/Diamond/bandstr.html
NIST「CODATA Value: Boltzmann constant in eV/K」 — https://physics.nist.gov/cgi-bin/cuu/Value?kev
NIST「Indirect Energy Gap of Si, Doping Dependence（Bennett & Turton, 1999）」 — https://www.nist.gov/publications/emisinspec-iee-data-review-series-silicon-75-indirect-energy-gap-si-doping-dependence
Computer History Museum「1947: Invention of the Point-Contact Transistor」 — https://www.computerhistory.org/siliconengine/invention-of-the-point-contact-transistor/
Computer History Museum「1940: Discovery of the p-n Junction」 — https://www.computerhistory.org/siliconengine/discovery-of-the-p-n-junction/
Computer History Museum「1951: First Grown-Junction Transistors Fabricated」 — https://www.computerhistory.org/siliconengine/first-grown-junction-transistors-fabricated/
Computer History Museum「1954: Silicon Transistors Offer Superior Operating Characteristics」 — https://www.computerhistory.org/siliconengine/silicon-transistors-offer-superior-operating-characteristics/
Nobel Prize Outreach「The Nobel Prize in Physics 1956」 — https://www.nobelprize.org/prizes/physics/1956/summary/
Computer History Museum「1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated」 — https://www.computerhistory.org/siliconengine/metal-oxide-semiconductor-mos-transistor-demonstrated/
Computer History Museum「1963: Complementary MOS Circuit Configuration is Invented」 — https://www.computerhistory.org/siliconengine/complementary-mos-circuit-configuration-is-invented/
Computer History Museum「This Day in History: September 12（Kilby tests the first IC）」 — https://www.computerhistory.org/tdih/september/12/
Computer History Museum「1959: Practical Monolithic Integrated Circuit Concept Patented」 — https://www.computerhistory.org/siliconengine/practical-monolithic-integrated-circuit-concept-patented/
Nobel Prize Outreach「The Nobel Prize in Physics 2000」 — https://www.nobelprize.org/prizes/physics/2000/summary/
Computer History Museum「1965: "Moore's Law" Predicts the Future of Integrated Circuits」 — https://www.computerhistory.org/siliconengine/moores-law-predicts-the-future-of-integrated-circuits/
IEEE Spectrum「A Better Way to Measure Progress in Semiconductors（2020年7月21日）」 — https://spectrum.ieee.org/a-better-way-to-measure-progress-in-semiconductors
Intel「Intel 22nm 3-D Tri-Gate Transistor Technology（Backgrounder, 2011年5月）」 — https://download.intel.com/newsroom/kits/22nm/pdfs/Intel_Transistor_Backgrounder.pdf
Samsung Semiconductor「Samsung Begins Chip Production Using 3nm Process Technology With GAA Architecture（2022年6月30日）」 — https://semiconductor.samsung.com/news-events/news/samsung-begins-chip-production-using-3nm-process-technology-with-gaa-architecture/
TSMC「2nm Technology」 — https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_2nm
Intel「Intel 18A」 — https://www.intel.com/content/www/us/en/foundry/process/18a.html
imec「Performance boosters scale monolithic CFET across multiple logic technology nodes（2026年2月26日）」 — https://www.imec-int.com/en/articles/performance-boosters-scale-monolithic-cfet-across-multiple-logic-technology-nodes
Intel（米国SEC提出資料）「Q2 2026 Earnings Release（2026年7月23日）」 — https://www.sec.gov/Archives/edgar/data/0000050863/000005086326000155/q226earningsrelease.htm
Hamamatsu Photonics「Technical note: Si photodiodes（Operating principle）」 — https://www.hamamatsu.com/content/dam/hamamatsu-photonics/sites/documents/99_SALES_LIBRARY/ssd/si_pd_kspd9001e.pdf
U.S. Department of Energy「Solar Photovoltaic Cell Basics」 — https://www.energy.gov/cmei/systems/solar-photovoltaic-cell-basics
Toshiba Electronic Devices & Storage「Basic Knowledge of Discrete Semiconductor Devices, Chapter 5（LED）」 — https://toshiba.semicon-storage.com/content/dam/toshiba-ss-v3/master/en/semiconductor/knowledge/e-learning/discrete/discrete-basic-chap5_en.pdf
Sony Semiconductor Solutions「Common Technology of Image Sensors」 — https://www.sony-semicon.com/en/technology/is/index.html
Texas Instruments「CMOS Power Consumption and Cpd Calculation（SCAA035B）」 — https://www.ti.com/lit/an/scaa035b/scaa035b.pdf
Toshiba Electronic Devices & Storage「What is a wide-band-gap semiconductor?」 — https://toshiba.semicon-storage.com/us/semiconductor/knowledge/faq/diode_sic-sbd/sic-sbd001.html
MIT OpenCourseWare「6.012 Microelectronic Devices and Circuits, Lecture 3: Carrier Transport」 — https://ocw.mit.edu/courses/6-012-microelectronic-devices-and-circuits-spring-2009/4692cf463514c4f47d8629fab7d41c15_MIT6_012S09_lec03.pdf
Hamamatsu Photonics「Camera glossary: D（Dark current）」 — https://camera.hamamatsu.com/jp/ja/learn/camera_glossary/d.html
NICHIA CORPORATION「Blue LED + Phosphor = the Creation of the White LED」 — https://led-ld.nichia.co.jp/en/blog/m000012.html

14. 主張と出典の対応表（監査）

本文の主張	根拠	区分
シリコンの格子定数が 5.431 020 511×10^-10 m（CODATA 2022）	NIST CODATA ^[1]	事実
焼きなまし銅の抵抗率が20 °Cで1.7241 µΩ·cm	NBS Handbook 100 ^[2]（"1.7241 microhm-cm at 20 °C"）	事実
真性シリコンの抵抗率 3.2×10⁵ Ω·cm、真性キャリア密度 1×10¹⁰ cm^-3、バンドギャップ 1.12 eV（300 K）	Ioffe Si Band structure ^[3]	事実
シリコンの原子数 5×10²² cm^-3、ダイヤモンド構造、比誘電率 11.7	Ioffe Si Basic Parameters ^[3]	事実
移動度電子≤1400、正孔≤450 cm²/V·s	Ioffe Si Electrical properties ^[3]	事実
イオン化エネルギー P 0.045、As 0.054、B 0.045 eV。電気伝導の有効質量 0.26 m₀	Ioffe Si Band structure（Donors and Acceptors / Effective Masses）^[3]	事実
Ge 0.661 eV、GaAs 1.424 eV、4H-SiC 3.23 eV、GaN 3.39 eV、ダイヤモンド 5.46〜5.6 eV	Ioffe 各材料ページ ^[4–8]	事実
ボルツマン定数 8.617 333 262×10^-5 eV/K	NIST CODATA ^[9]	事実
シリコンが間接遷移型	NIST 論文情報 ^[10]	事実
1947年12月にバーディーンとブラッテンがゲルマニウムの点接触デバイスでトランジスタ動作を実現	CHM ^[11]	事実
1940年2月23日にオールがシリコン片でpn接合を発見、光で電流	CHM ^[12]	事実
1948年にショックレーが接合型を考案、1951年に接合型が作られる	CHM ^[13]	事実
1954年5月にTIがシリコントランジスタの生産を発表、1950年代末にシリコンが好まれる材料に	CHM ^[14]	事実
1956年ノーベル物理学賞がショックレー、バーディーン、ブラッテンに共同授与	ノーベル財団 ^[15]	事実
1959年にアタラとカーンが最初のMOSトランジスタを作った	CHM ^[16]	事実
1963年にワンラスとサーがCMOSを発表、ワンラスが特許	CHM ^[17]	事実
1958年9月にキルビーが最初のICの試験に成功（ゲルマニウム、5部品）	CHM ^[18]	事実
1959年にノイスがモノリシックICを考案し特許出願	CHM ^[19]	事実
キルビーが2000年ノーベル物理学賞（集積回路の発明への貢献）	ノーベル財団 ^[20]	事実
ムーアが1965年4月19日の『Electronics』で予測、1975年に2年ごとに修正	CHM ^[21]	事実
7nmのトランジスタの重要な寸法の多くは7nmよりかなり大きい	IEEE Spectrum ^[22]	事実
インテルが2011年5月4日に22nm Tri-Gateを発表	Intel Backgrounder ^[23]	事実
サムスンが2022年6月30日の発表で3nm GAA（MBCFET）の初期生産開始	Samsung ^[24]	事実
TSMC N2が2025年第4四半期に量産開始、第1世代ナノシート	TSMC ^[25]	事実
インテル18AがRibbonFETとPowerViaを採用し米国で大量生産中	Intel ^[26]	事実
Core Ultra シリーズ3（Panther Lake）の一部で、ASMLの高NA EUVを使った大量生産に入った（2026年7月23日発表）	Intel 決算（SEC 8-K）^[28]（"entered high-volume manufacturing for a subset of Intel Core Ultra Series 3 processors … using ASML's EXE High NA EUV technology"）	事実
imecがA7ノードでモノリシックCFETの導入を見込む	imec ^[27]	未確定／将来
シリコンは銅の約1.9×10¹¹倍通しにくい／リン500万分の1で抵抗率約0.45 Ω·cm（約70万分の1）／kT≈0.0259 eV／Si・Geのボルツマン因子比約7千分の1／原子5兆個に電子1個／350 Kで約28倍・400 Kで約350倍／正孔は電子の約3分の1の移動度／水素モデルで約0.026 eV／p＝10⁴ cm^-3／内蔵電位約0.71 V	上記の出典値と、本文に明記した前提・式による計算	本稿の計算
SiC・GaNのパワー用途とワイドギャップの関係、正孔用トランジスタを大きめに作る設計	物理の一般原理からの説明	解説
CFET以降は「積み方」「材料」で性能を上げる方向へ移る	本稿の見立て	推測
光による電子・正孔生成、接合電場による分離、Si受光の長波長限界約1100 nm	Hamamatsu ^[29]	事実
太陽電池で光から電力を回収する／CMOSイメージセンサーで光を電気信号として読む	DOE ^[30]、Sony ^[32]	事実
LEDの発光波長と材料・組成、InGaN等の発光材料／青色LEDと蛍光体による白色光	Toshiba ^[31]、NICHIA ^[37]	事実
CMOSの容量充放電による消費電力と電圧・切替え頻度の関係	TI ^[33]	事実
SiC・GaNのワイドギャップと高い絶縁破壊電場	Toshiba ^[34]	事実
電子・正孔のドリフト方向と、濃度勾配による拡散	MIT講義 ^[35]	解説
暗電流と温度・露光時間の関係	Hamamatsu ^[36]	事実
620 nm≈2.0 eV、1550 nm≈0.80 eV、2.8 eV≈443 nm	E（eV）≈1240/λ（nm）による計算。発光層の構造効果を省いた例	本稿の計算

出典確認についての注記

Ioffe研究所の公式サイト（ioffe.ru）は、2026年10月31日の確認時点でTLS証明書の問題によりこちらの環境から本文を取得できませんでした。シリコンの値（^[3]）は、同じ内容を収録したミラーサイト（Jožef Stefan Institute 内）で本文を確認しました。Ge・GaAs・SiC・GaN・ダイヤモンドの値（^[4–8]）は、検索エンジンが表示したIoffe各ページの抜粋で確認したもので、ページ本文は直接開けていません。いずれも一般的な物性ハンドブックの値と一致しています。

最終更新：2026年10月31日／物性値はNIST（米国国立標準技術研究所）とIoffe研究所の物性データベース、歴史はコンピュータ歴史博物館とノーベル財団、最新のトランジスタ構造は各社の公式発表を出典としています。物理の一般原理の説明と、本稿の計算・推測は、本文中のタグで区別しています。図はImage Genで作成した学習用概念図です。寸法・粒子数・エネルギー幅の比率は実物と一致しません。写真はWikimedia Commonsの自由ライセンス画像で、各キャプションに作者とライセンスを記載しています。

← 前の回（これが最初の回です）

次の回 →概論② 半導体の種類と用途

LATEST

この分野の最新記事

読み込み中…