主要成果
Google Quantum AI、Google DeepMind、およびMITの研究チームは、量子誤り訂正（QEC）における物理量子ビットのオーバーヘッドを、標準的な2D表面コードに比べて30倍以上削減することに成功しました。この成果は、arXivで公開された技術論文「Low-Overhead Quantum Error Correction with Boundary-Connected Planar Modules」にて詳述されています。
技術・詳細
本アーキテクチャの核心は、約100量子ビットで構成される小規模で平坦な2Dユークリッド平面チップを、双曲面タイリング幾何学（種数 g ≥ 2）に基づいた疎な静的境界カプラでネットワーク化することにあります。これにより、チップ上の複雑な長距離配線（ワイヤクロッシング）を必要とせずに、量子低密度パリティ検査（qLDPC）コードの高い符号化率を享受することが可能になりました。
具体的な構成と検証内容は以下の通りです。
- モジュール構成： 閉じた双曲面を辺の長さ L のユークリッド格子パッチで細分化し、グローバルなQECコードを72量子ビットまたは116量子ビットのフラットなモジュールに分割しています。
- エラー抽出： 隣接するモジュール間にまたがるスタビライザーの測定には、cat-flaggedシンドローム抽出回路が用いられています。
- 耐ノイズ性能： SI1000ノイズモデル（p = 0.1%）を用いた回路レベルのシミュレーションにおいて、AlphaQubitニューラルネットワークおよび相関最小重み完全マッチング（MWPM）によるデコードを実施。その結果、モジュール間の境界ノイズ（p_seam = 1%）が高まった状態でも、低い論理エラー率を維持できることが示されました。これは、チップ間ケーブルのエラー率がチップ内ゲートエラーの10倍高くても動作することを意味します。
- 論理ゲートの実行： 空間的なオーバーヘッドを伴わずにユニバーサルな耐故障論理をサポートするため、コード自己同型（グローバルタイリング置換）を介して論理ゲートを実行する「耐故障ウォーキング回路」を開発しました。あわせて、メモリ自体の約4.5倍小さいサイズで構成される、モジュール境界に沿った閉じたアンシラループ「モジュールリボンエクストラクター」を導入しています。
背景・業界の文脈
量子計算の実現には、物理量子ビットで発生するエラーを訂正するQECが不可欠ですが、従来の2D表面コードでは膨大な数の物理量子ビットが必要となる「オーバーヘッド問題」が大きな課題となっていました。qLDPCコードは理論的に高い効率を持ちますが、ハードウェア実装における配線の複雑さが障壁となっていました。本研究は、モジュール化と双曲面幾何学を組み合わせることで、物理的な実装可能性と高い符号化効率を両立させた点に意義があります。
今後の展望
本研究で示されたモジュール型アーキテクチャは、物理的な配線制約を回避しながら、qLDPCコードの利点を実機に近い構成で引き出せることを証明しました。これにより、将来的に必要となる物理量子ビット数を劇的に削減し、より現実的な規模での耐故障量子コンピュータの構築に向けた道筋が示されたと言えます。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
