主要成果
AIアクセラレーター市場の急成長に伴い、高性能なAIチップの実現を支える2.5DパッケージングとHBM（High Bandwidth Memory）の統合が、半導体後工程における最も重要なトレンドの一つとして浮上しています。特に、TSMCのCoWoSプラットフォームとSamsungのI-CubeSプラットフォームがこの技術革新を牽引し、パッケージサイズの飛躍的な拡大とHBMスタック数の増加を実現しています。
技術詳細
- TSMC CoWoSの進化: TSMCのCoWoS-S（Chip-on-Wafer-on-Substrate）プラットフォームは、標準レティクルサイズの約3.3倍に達するシリコンインターポーザーの統合を可能にしています。これにより、AIトレーニングアクセラレーターで求められるような、4～8層のHBMスタックとロジックデバイスを高密度に接続する能力が向上しています。さらに、CoWoS-Lでは既に約3.5倍のレティクルサイズで量産体制に入っており、2026年には約5.5倍へとさらなる拡張が計画されています。これは、AIチップの性能要件が厳しくなるにつれて、より多くのHBMと広大なインターポーザー領域が必要となるため、極めて重要な進展です。
- Samsung I-CubeSの展開: Samsungもまた、先進パッケージングプラットフォーム「I-CubeS」でこの分野に貢献しています。現在のI-CubeSは、6層のHBM2Eスタックをサポートする構成を提供しており、将来的に8層HBM3アレイの実現に向けて開発を進めています。Samsungはまた、約3.3倍のレティクルサイズに対応するインターポーザーベースのパッケージを認定しており、AIチップの要求する広帯域幅と大容量メモリの統合に対応しています。
- HBMの重要性: AI、HPC、データセンタープロセッサーでは、高速データ転送と大容量処理が不可欠であり、4～8層のHBMスタックが必須となっています。これらのHBMスタックは、シリコンインターポーザーや高密度再配線構造（RDL）を介してロジックデバイスと接続され、従来のパッケージング技術では実現困難な高い帯域幅と電力効率を提供します。
背景・業界文脈
AIワークロードの爆発的な増加は、半導体産業に新たな課題と機会をもたらしています。特に、データ転送速度とメモリ帯域幅の限界は、チップ性能向上の主要なボトルネックとなっていました。2.5Dパッケージングは、複数のダイ（HBMとロジック）を横方向に並べてインターポーザー上に配置することで、この課題を克服します。これにより、従来のワイヤボンディングやフリップチップ技術と比較して、より短く、より高密度な電気的接続が可能になり、信号遅延と電力消費を大幅に削減できます。Econ Market Researchのレポートによると、AIアクセラレーター、HPC、データセンタープロセッサーにおける先進パッケージングの採用が広範に進んでいます。
今後の展望
TSMCとSamsungによる2.5DパッケージングとHBM統合の継続的な進化は、AIチップの性能を次のレベルへと引き上げるでしょう。より大きなレティクルサイズとHBMスタックの増加は、将来のAIモデルが要求する膨大な計算能力とデータ帯域幅に対応するために不可欠です。また、Universal Chiplet Interconnect Express (UCIe) 3.0のようなオープンなチップレット相互接続標準の普及も、異なるベンダーのチップレットを統合し、さらに複雑で高性能なAIシステムを構築する可能性を広げます。この技術競争は、半導体製造の最前線を押し広げ、AI時代のコンピューティングを再定義する鍵となります。
元記事: https://www.econmarketresearch.com/blog/top-companies-in-advanced-semiconductor-packaging
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント