🌐 This site is also available in English Visit English Site →
🌐 English

シリコンフォトニクス|光通信・フォトニクス 技術解説

技術・機関・企業解説の一覧へ戻る

TECHNOLOGY EXPLAINER

シリコンフォトニクスとは何か
― 半導体の工場で、光の部品を作る

光通信の部品は長く、化合物半導体とガラスの世界でした。 シリコンフォトニクスは、それをシリコンの製造ラインに持ち込みます。 導波路も、変調器も、受光器も、CMOSの工程で作る。 ただし光を出すことだけは、シリコンにはできません—— そして最大の難所は、光を「入れる・出す」ところにあります。

構成:imec・TSMC Research・AGC・レゾナック・OIF・NVIDIAの公表資料を一次情報として使用/最終更新 2026年9月

シリコンチップの表面に細い導波路が曲線を描いて走り、ほのかに光っている様子を拡大した概念イメージ
概念図(AI生成イメージ)。光導波路の雰囲気を表現したものです。実際の寸法・配置・発光の様子を示すものではありません。
この記事の構成
  1. シリコンフォトニクスとは何か(3行でつかむ)
  2. なぜシリコンで光を扱うのか
  3. 何を作るのか ― 4つの部品
  4. 素材技術者の視点①:光は「走る」より「出入り」が苦手
  5. 素材技術者の視点②:シリコンにできないこと
  6. 課題
  7. 用語集/参考資料/出典対応表
本記事の表記ルール

事実=各社・研究機関の公表資料に記載のある内容(出典リンクあり)
本稿の計算=明示した前提をもとに本記事が算出した値
未確定/将来=研究・開発段階であり、量産実績が確認できていない事項
このほか、構造の整理や材料設計上の読み取りは「解説」として区別しています。

1. シリコンフォトニクスとは何か(3行でつかむ)

シリコンフォトニクスとは、「シリコンの半導体製造プロセスを使って、光を扱う回路を作る技術」です。

imecは、その利点をこう説明しています。 「With this scalable technology, compact and low-power transceivers can be implemented at low cost and high volume, by leveraging existing CMOS fabrication infrastructure.」 (このスケーラブルな技術により、既存のCMOS製造インフラを活用して、 小型・低消費電力のトランシーバを低コスト・大量に実装できる)事実。

  • 何を作るか:導波路(光の通り道)、変調器(電気を光に載せる)、受光器(光を電気に戻す)、結合器(ファイバとつなぐ)
  • 何で作るか:SOIウェハ。imecは200mm/300mm SOIウェハを使うとしています事実
  • 何ができないか:光を出すこと。シリコンはレーザー光源にならない
本シリーズの他の記事との関係

光に関する話は、すでに2つの記事で扱っています。この記事はデバイスと材料の側を扱います。

  • なぜ光をパッケージに入れるのか(システムの理由) → 「Co-Packaged Optics」編
  • 電気ダイと光ダイをどう積むか(実装技術) → 「異種統合」編(TSMC COUPE)
  • 光の部品そのものと、その材料 → 本記事

2. なぜシリコンで光を扱うのか

光通信の部品は、もともとInP(リン化インジウム)などの化合物半導体とガラスで作られてきました。 それをシリコンに持ち込む理由は、性能ではありません。製造インフラです。

性能ではなく、作れる量と価格で選ばれている 従来:化合物半導体+ガラス 専用の材料・専用のライン ・光学特性は優れている ・光を出せる(レーザーになる) ・ウェハが小さい ・1個ずつ組み立てる部分が多い ・量が増えても安くなりにくい (この整理は本記事による解説です) シリコンフォトニクス 既存のCMOSラインをそのまま使う ・200mm/300mm SOIウェハ ・193nmリソグラフィで導波路を描く ・CMOSの金属化工程を流用 ・1枚から大量に取れる ・ただし光は出せない(第5章)
図1 概念図(ベクター作図)。ウェハサイズ(200mm/300mm SOI)、193nmリソグラフィによる導波路パターニング、CMOS金属化工程の流用はimecの記載によります[参考資料1]。左側(従来方式)の整理と両者の対比は本記事によるものです。
素材技術者の読みどころ:材料を変えたのではなく、工場を変えた

シリコンは、光を扱う材料として特別に優れているわけではありません。 むしろ光を出せないという決定的な弱点があります(第5章)。

それでもシリコンが選ばれたのは、すでに世界中に大量の製造ラインがあるからです。 imecが「leveraging existing CMOS fabrication infrastructure」と書いているのは、そのままの意味です事実。

これは材料開発の常識からすると、逆向きの選択です。 ふつうは用途に最適な材料を探す。ここでは作れる材料に用途を合わせている。

本シリーズで何度も見てきた「ガラス基板」編の議論—— ガラスは優れているが、シリコンや樹脂の製造インフラに乗せるまでが大変——と、 ちょうど裏返しの関係にあります(本記事による解説)。

3. 何を作るのか ― 4つの部品

シリコンフォトニクスで作られる部品は、大きく4種類です。 imecは変調器について「Si ring modulators」「Si Mach-Zehnder modulators」「GeSi based electro-absorption modulators」の3種を開発したとし、 受光器については「selective-area growth of Ge」(ゲルマニウムの選択成長)でCMOS金属化工程と共統合すると述べています事実。

光の回路を作る4つの部品と、使われる材料 導波路 光の通り道 材料:Si、SiN 193nmリソグラフィで パターンを描く 損失は極めて小さい (第4章) 変調器 電気を光に載せる ・Si リング変調器 ・Si マッハツェンダー ・GeSi 電界吸収型 3方式をimecが開発 受光器 光を電気に戻す 材料:ゲルマニウム(Ge) 選択成長でシリコン上に 作り込む シリコンだけでは受けられない 結合器 ファイバとつなぐ 材料:SiN など エッジ結合/垂直結合 ここが最大の難所 (第4章) 4つのうち、シリコンだけで作れるのは導波路と変調器だけ。受光器にはGeが、結合器にはSiNなどが要ります。 そして光源(レーザー)は、この4つに入っていません(第5章)。
図2 概念図(ベクター作図)。各部品の模式図は原理を示すためのもので、実際の寸法・構造ではありません。変調器の3方式、Geの選択成長、ウェハとリソグラフィはimecの記載によります[参考資料1]。結合器の材料(SiN)はTSMC Researchの記載[参考資料2]によります。最下段の整理は本記事によるものです。
平坦なチップ表面に細い線が滑らかな曲線を描いて何本も走り、わずかに発光している様子を拡大した概念イメージ
図3 概念図(AI生成イメージ)。導波路のパターンを表現したものです。実際の線幅・曲率・配置を示すものではありません。

4. 素材技術者の視点①:光は「走る」より「出入り」が苦手

シリコンフォトニクスの数値を見ると、意外な事実が浮かびます。 光は、長い距離を走ることについては驚くほど優秀です。難しいのは、入るときと出るときです。

TSMC Researchは、光エンジン技術「EPIC-BOE」について、次の測定値を公表しています事実。

項目公表値(原文)意味
導波路の伝搬損失< 0.01 dB/cm1 cm 進んでも、失われるのは1%未満
90度曲げの損失< 0.001 dB/turn直角に曲げても、ほとんど失われない
層間の遷移損失0.015 dB導波路の層を乗り換えるときの損失
ファイバ結合の損失0.08 dBファイバとチップをつなぐ1回ぶん
偏波制御素子(PBSR)損失 < 0.3 dB/消光比 > 23 dB1260〜1360 nm、TE・TM両モードで

※ いずれもTSMC Research「EPIC-BOE」(2024年)の記載による[参考資料2]。右列の「意味」は本記事による説明です。

本稿の計算:結合1回は、導波路8 cm 分にあたる

公表値どうしを割ってみます本稿の計算。

  • 導波路は 0.01 dB/cm。ファイバ結合は 0.08 dB。 → 結合1回 = 導波路 8 cm 分
  • 90度曲げは 0.001 dB。 → 曲げ1回 = 導波路 1 mm 分。結合1回は曲げ80回分
  • 導波路を 1 m(100 cm)引いても 1 dB 未満

前提:公表された単位あたりの値を単純に割り算・掛け算したものです。 実際には結合部の設計・製造ばらつき、温度、偏波状態によって変わります。

ここから読み取れることは明快です。 チップの中で光を引き回すコストは、ほとんど無視できる。 コストが集中しているのは「チップとファイバをつなぐ1点」です(本記事による解説)。

損失が集中しているのは「つなぎ目」(本稿の計算) 横軸=損失(dB)。数値はTSMC Researchの公表値 導波路 1 cm 0.01 dB 90度曲げ 1回 0.001 dB 層間の遷移 0.015 dB ファイバ結合 1回 0.08 dB = 導波路 8 cm 分 偏波制御素子 < 0.3 dB = 導波路 30 cm 分 ※ バーの長さは損失に比例。公表された単位あたりの値を本記事が換算したもので、実機の総損失を示すものではありません。
図4 本稿の計算。損失の値はTSMC Researchの公表値[参考資料2]、cm換算は本記事による割り算です。特定製品の総損失を示すものではありません。実際の損失は設計・製造ばらつき・温度・偏波状態によって変わります。
素材技術者の読みどころ:だから接着剤が主役になる

「Co-Packaged Optics」編で、レゾナックが「PICとFAUを接合する接着材」を参考出展したことに触れました事実。 なぜ接着剤が技術展示の対象になるのか——この章の数値がその答えです。

光の損失は、つなぎ目に集中している。 そのつなぎ目にあるのが、PICとファイバアレイを固定している接着層です。 この層は光が透過する経路そのものなので、要求されるのは接着力ではありません。

  • 透明性:使用波長帯(1260〜1360 nm など)で吸収しないこと
  • 屈折率整合:屈折率が合っていないと、界面で反射が起きる
  • 寸法安定性:硬化収縮や温度変化で位置がずれれば、結合損失が増える
  • 耐光性:強い光が当たり続けても劣化しないこと

TSMCのSiNファイバ結合器は「withstand high input laser power of > 300 mW for 3 hours without degradation」 (300 mW超の入力レーザー光を3時間当てても劣化しない)と検証されています事実。 結合部には、それだけの光が集中しているということでもあります(本記事による解説)。

エッジで入れるか、上から入れるか

ファイバとチップをつなぐ方法は、大きく2つあります。 TSMC Researchは、垂直結合器(vertical coupler)の利点をこう述べています。 「Unlike the conventional broadband solution- edge coupler (EC), this solution is immune from beachfront warpage issue when we integrate 40 to 80 fibers per row.」 (従来の広帯域解であるエッジ結合器と違い、1列に40〜80本のファイバを統合するときに 端面(ビーチフロント)の反り問題を受けない)事実。

横から入れるか、上から入れるか(概念断面図) エッジ結合(端面から入れる) PIC(光集積回路) 光ファイバ チップの端面を使うので、 端面の反り(beachfront warpage)が効く 本数を増やすほど不利になる 垂直結合(上から入れる) PIC(光集積回路) 光ファイバ(上から) 面を使うので、1列に40〜80本の ファイバを並べても端面の反りを受けない TSMCは「複数列」の実現も報告している
図5 概念図(ベクター作図)。構造・寸法比・ファイバ本数は模式的なもので、実際の結合構造ではありません。垂直結合器がエッジ結合器と異なり端面の反り問題を受けないこと、1列40〜80本という記述はTSMC Researchによります[参考資料2]。図の描き方は本記事による表現です。

5. 素材技術者の視点②:シリコンにできないこと

小さな光集積回路の端に、ガラスのブロックに固定された光ファイバの束が接続されている様子を拡大した概念イメージ
図6 概念図(AI生成イメージ)。ファイバアレイとPICの接続を表現したものです。実際の素子構造・ファイバ本数・結合方式を示すものではありません。

ここまで、シリコンで作れるものを見てきました。最後に、作れないものの話をします。

シリコンは、光を出しません。 結晶構造の性質上、電気を光に変える効率が極端に低い。 だからレーザー光源だけは、別の材料(InPなどの化合物半導体)に頼ることになります。

「Co-Packaged Optics」編で見たとおり、OIFは外部レーザー源の規格ELSFPを定め、 レーザーを「システムの最も冷却された区間であるフロントパネル」に置くことで システム信頼性の向上とホットスワップでの交換を実現するとしています事実。

素材技術者の読みどころ:できないことを、設計で回避した

シリコンフォトニクスの歴史は、「シリコンにレーザーを作らせる」努力の歴史でもありました。 しかし実用化された構成では、その問題を正面から解かずに回避しています。

  • 光源は別材料(InPなど)で作る
  • しかもチップの中ではなく、パッケージの外に置く
  • 光ファイバで光を引き込み、シリコンの回路は「変調と受光」だけを担当する

つまりシリコンフォトニクスは、「光を作る」機能を捨てて、「光を操る」機能に専念した技術です。 そしてその割り切りが、CMOSラインで大量に作れるという最大の利点を守っています。

本シリーズで繰り返し見てきた「全部を1つでやらず、得意なものに分ける」という設計思想—— 「ブリッジ」編の必要な場所だけシリコン、「SiP」編の材料系ごとの部品——が、 ここでは材料の物性の限界に対して適用されています(本記事による解説)。

そして、光を通す材料への要求

AGCは、光配線用のポリマー導波路(PWG)・ガラス導波路(GWG)の特長として 「高透過率(Oバンド/Cバンド)」「リフロー互換性/高出力レーザーへの耐久性」「フォトリソグラフィによる細かいパターニング」を挙げています事実。

「Co-Packaged Optics」編で述べたとおり、この3つは互いに逆を向きます。 とくにフォトリソでのパターニング(光で反応してほしい)と 高出力レーザーへの耐久性(光で変化してほしくない)は正面から矛盾します(本記事による解説)。

6. 課題

シリコンフォトニクスは、研究段階の技術ではありません。 imecは2018年の時点で、この技術によって 「compact and low-power transceivers can be implemented at low cost and high volume, by leveraging existing CMOS fabrication infrastructure」 (既存のCMOS製造インフラを活用して、小型・低消費電力のトランシーバを低コスト・大量に実装できる)と述べています事実。 それでも、残っている課題は素材の側に集中しています。

素材が効く4つの場所(本記事による整理) シリコンフォトニクスで、材料の選択が性能を左右する箇所 ① 導波路材料 低損失であること 0.01 dB/cm 級 Si と SiN の使い分け Si/SiN/SiO2 ② 結合部の接着材 光が透過する層 屈折率を合わせる 300 mW 超に耐える 接着材・封止材 ③ 光源は別材料 Si は光らない InP など化合物半導体 パッケージ外に置く InP・実装材料 ④ 温度と位置ずれ 結合は位置精度が命 硬化収縮・熱膨張 CTE差が損失になる 基板・接着層のCTE ※ ①②は公表資料の数値にもとづく整理、③はOIF・各社の構成にもとづく整理、④は本記事による指摘です。
図7 概念図(ベクター作図)。4区分は本記事による整理です。導波路・結合部の数値はTSMC Research[参考資料2]、光源を外部に置く構成はOIF[参考資料5]、導波路材料の要求はAGC[参考資料3]によります。図の分類そのものは各社が表明したものではありません。

課題① 結合が歩留まりを決める

第4章で見たとおり、損失はつなぎ目に集中します。 そして、つなぎ目の数はファイバの本数だけ存在します。 TSMCが「1列に40〜80本」と述べているとおり、1つの光エンジンには数十本のファイバがつながります事実。

「Co-packaged Optics」編で示した歩留まりの掛け算—— 1箇所あたりの成功率を p、箇所数を n とすると全体は pn になる——が、 ここでも同じ形で効いてきます(本記事による解説)。 40本のファイバを1本ずつ整列させ、接着し、硬化させる。 そのすべてが所定の位置精度に収まって初めて、光エンジンは仕様どおりに動きます。

TSMCが垂直結合器について「The FAU system can then be made field serviceable」 (FAUシステムを現場で交換可能にできる)と述べているのは、この歩留まり問題への回答でもあります事実。 つなぎ間違えたら、つなぎ直せるようにする。 これは「Co-packaged Optics」編で見た、レーザーをホットスワップ可能にするという発想と同じ方向です(本記事による解説)。

課題② 温度は光の波長を動かす

imecが挙げた変調器のうち、リング変調器は特定の波長で共振する構造です事実。 共振波長は、リングを構成する材料の屈折率と寸法で決まります。

ここに、素材技術者にとって見慣れた問題が現れます。 屈折率も寸法も、温度で変わるのです(本記事による解説)。 電気回路であれば、温度で特性が多少ずれても動作します。 しかしリング変調器は、共振がずれれば光が通らなくなります。

だから光エンジンの設計では、発熱源(ロジックチップ)との距離、封止材の熱伝導、 基板の熱膨張までが光学性能に直結します。 これは本シリーズで扱ってきた熱と応力の話が、そのまま光学設計の話になるということです(本記事による解説)。

課題③ 「光で作り、光に耐える」という矛盾

第5章で触れたAGCの3条件——高透過率、フォトリソでのパターニング、高出力レーザーへの耐久性——は、 光を通す材料に共通する根本的な難しさを示しています事実。

素材技術者の読みどころ:この矛盾は他分野にもある

「光で反応してほしいが、光で劣化してほしくない」という要求は、 実はフォトレジストや光硬化型接着材でも同じ形で現れます。

  • 感光する波長と、使用する波長を分ける(露光はUV、使用はO/Cバンド)
  • 硬化後に、感光基を消してしまう(後硬化・後ベーク)
  • 感光する成分を、光路から外す(コア/クラッドの材料設計)

シリコンフォトニクスの光導波路材料は、この設計を 「リフロー温度に耐える」という条件つきで解かなければなりません(本記事による解説)。 「ビルドアップフィルム」編や「アンダーフィル・封止材」編で見た熱の制約が、 ここでは光学特性の制約と同時にかかってきます。

課題④ 標準化はまだ途上

OIFは3.2Tの共封止モジュール実装合意(IA)と、外部レーザー源ELSFPのIAを公表しています事実。 一方で、光エンジンの内部構造——導波路の材料、結合の方式、FAUの固定方法——は各社の独自技術の領域にあります。 どの方式が業界標準になるかは、現時点では確定していません未確定/将来。

この記事のまとめ
  • シリコンフォトニクスとは、光の部品をシリコンのCMOSラインで作る技術です。imecは200mm・300mmのSOIウェハと193nmリソグラフィ、標準CMOS金属化工程を使うと述べています事実
  • 作るのは導波路・変調器・受光器・結合器の4つ。変調器にはリング型、マッハツェンダー型、GeSi電界吸収型があり、受光器はGeの選択成長で作られます事実
  • 光は走るのは得意、出入りが苦手。TSMCの公表値では、ファイバ結合1回(0.08 dB)が導波路8 cm分にあたります本稿の計算
  • だから接着材と結合器が材料技術の主戦場になります(本記事による解説)
  • シリコンは光を出さないので、光源は別材料で作り、パッケージの外に置きます事実

7. 用語集

シリコンフォトニクス
光の部品(導波路・変調器・受光器など)をシリコン上に作り、半導体の製造装置で量産する技術。
PIC
Photonic Integrated Circuit。光集積回路。光の部品を1枚のチップに集積したもの。
EIC
Electronic Integrated Circuit。電気の集積回路。PICと組み合わせて光エンジンを構成する。
SOIウェハ
Silicon On Insulator。シリコンの下に酸化膜(絶縁層)を挟んだウェハ。光を薄いシリコン層に閉じ込められる。
導波路
光の通り道。屈折率の高い芯(コア)を低い材料で囲い、光を閉じ込めて運ぶ。
SiN導波路
窒化ケイ素で作る導波路。シリコン導波路とは損失・耐光性・波長特性が異なる。
変調器
電気信号を光の強弱に変える素子。リング型、マッハツェンダー型、電界吸収型などがある。
リング変調器
環状の導波路の共振を使う変調器。小型だが、波長と温度に敏感。
マッハツェンダー変調器
光を2経路に分け、位相差で強弱をつくる変調器。リング型より大きいが安定。
電界吸収型変調器
電界をかけると材料が光を吸収する性質を使う変調器。GeSiで作られる。
受光器
光を電流に変える素子。シリコンは近赤外光をほとんど吸収しないため、Geを使う。
選択成長
ウェハの特定の場所にだけ結晶を成長させる手法。Ge受光器の作り方として使われる。
結合器(カプラ)
光ファイバとチップの導波路をつなぐ部分。エッジ結合と垂直結合がある。
エッジ結合器
チップの端面から光を入れる方式。端面の反りの影響を受けやすい。
FAU
Fiber Array Unit。複数の光ファイバを整列固定した部品。PICに接着して使う。
偏波
光の振動方向。TE/TMの2種類があり、素子の特性が偏波で変わることが多い。
消光比
オンとオフの光強度の比。大きいほど信号の区別がはっきりする。
dB(デシベル)
光や電気の強さの比を対数で表した単位。0.01 dBは約0.23%の減少にあたる。
Oバンド/Cバンド
光通信で使う波長帯。Oバンドは約1260〜1360 nm、Cバンドは約1530〜1565 nm。
PWG/GWG
Polymer Waveguide/Glass Waveguide。パッケージや基板に組み込む光配線。
ELSFP
External Laser Small Form Factor Pluggable。OIFが定めた外部レーザー源の規格。
193nmリソグラフィ
ArFエキシマレーザー(波長193nm)を使う露光技術。CMOSの主力工程のひとつ。
InP
インジウムリン。レーザー光源に使われる化合物半導体。

8. 参考資料(一次情報)

  1. imec magazine(2018年10月)「Silicon photonic interposers for 400Gb/s and beyond optical interconnects」 — imec-int.com
  2. TSMC Research「EPIC-BOE」(Off-chip Interconnect) — research.tsmc.com
  3. AGC「CES 2026|半導体ソリューション」(光導波路 PWG/GWG) — agc.com
  4. レゾナック「SEMICON Japan 2025 出展レポート」 — resonac.com
  5. OIF「External Laser Small Form Factor Pluggable (ELSFP) Implementation Agreement」 — oiforum.com

9. 主張と出典の対応表(監査)

本文の主張根拠区分
シリコンフォトニクスが200mm・300mmのSOIウェハ上で作られること。導波路のパターニングに193nmリソグラフィを使うこと。変調器に「Si ring modulators」「Si Mach-Zehnder modulators」「GeSi based electro-absorption modulators」の3方式があること。受光器が「selective-area growth of Ge and standard CMOS metallization modules」で作られること。「With this scalable technology, compact and low-power transceivers can be implemented at low cost and high volume, by leveraging existing CMOS fabrication infrastructure.」imec magazine(2018年10月)「Silicon photonic interposers for 400Gb/s and beyond optical interconnects」[参考資料 1]https://www.imec-int.com/en/imec-magazine/imec-magazine-october-2018/silicon-photonic-interposers-for-400gb-s-and-beyond-optical-interconnects事実
導波路の伝搬損失が「<0.01 dB/cm」、90度曲げ損失が「<0.001 dB per turn」、層間遷移損失が「0.015dB」であること。SiNファイバ結合器の結合損失が「0.08 dB」で「> 300 mW」のレーザー光を3時間当てても劣化しないこと。偏波制御素子PBSRが1260〜1360 nmで消光比「> 23 dB」、TE・TM両モードで損失「< 0.3 dB」であること。垂直結合方式が「Unlike the conventional broadband solution- edge coupler (EC), this solution is immune from beachfront warpage issue when we integrate 40 to 80 fibers per row.」であること。「The FAU system can then be made field serviceable.」TSMC Research「EPIC-BOE」[参考資料 2]https://research.tsmc.com/english/research/interconnect/off-chip-interconnect/publish-time-1.html事実
光導波路(PWG/GWG)の特長として「高透過率(Oバンド/Cバンド)」「リフロー互換性/高出力レーザーへの耐久性」「フォトリソグラフィによる細かいパターニング」が挙げられていることAGC「CES 2026|半導体ソリューション」[参考資料 3]https://www.agc.com/ces/semiconductor.html事実
レゾナックがSEMICON Japan 2025で、PICとFAUを接合する接着材およびパッケージに組み込む光導波路を出展したことレゾナック「SEMICON Japan 2025 出展レポート」[参考資料 4]https://www.resonac.com/jp/corporate/resonac-now/20260108-3687.html事実
OIFが外部レーザー源の規格ELSFPを定め、レーザーをシステムの最も冷却された区間であるフロントパネルに置くことで信頼性向上とホットスワップ交換を可能にするとしていることOIF「ELSFP Implementation Agreement」[参考資料 5]https://www.oiforum.com/oif-announces-external-laser-small-form-factor-pluggable-elsfp-implementation-agreement-paving-the-way-for-advancements-in-co-packaged-optics-applications/事実
ファイバ結合1回(0.08 dB)が導波路8 cm分に、90度曲げ1回(0.001 dB)が導波路1 mm分に相当するという換算。偏波制御素子(<0.3 dB)が導波路30 cm分に相当するという換算。導波路を1 m引いても1 dB未満という試算本稿の計算。TSMC Researchが公表した単位あたりの値を単純に割り算・掛け算したもの。設計・製造ばらつき、温度、偏波状態による変動は含まない。特定製品の総損失を示すものではない本稿の計算
「光は走るより出入りが苦手」という整理。だから結合部の接着材が材料技術の主戦場になるという読み取り。接着層に求められる4要求(透明性・屈折率整合・寸法安定性・耐光性)の整理。シリコンが光を出さないことを設計で回避したという評価。リング変調器の共振波長が温度で動くため熱設計が光学性能に直結するという指摘。フォトリソでのパターニングと高出力レーザー耐久性が矛盾するという指摘、およびその回避策(波長を分ける/後硬化/光路から外す)の整理。図4・図5・図7の描き方と分類公表内容にもとづく本記事の整理・解説。各社・研究機関が表明した見解ではない解説
光エンジン内部の導波路材料・結合方式・FAU固定方法について、どの方式が業界標準になるかは現時点で確定していないこと公開情報の範囲では確認できないため、見通しとして記載。本記事による判断未確定/将来
図1〜図7が実際の観察像・設計図ではなく説明のための作図またはAI生成イメージであること本記事による注記解説

最終更新:2026年9月20日/出典は一次情報(研究機関・ファウンドリ・素材メーカー・標準化団体の公式資料)に限定しています。 数値の換算や材料設計上の読み取りを含むため、それらは「本稿の計算」「解説」として出典付きの事実と区別しています。 図はすべて説明用の概念図です。図1・図2・図4・図5・図7はベクター作図、図3・図6はAI生成イメージであり、いずれも実際の断面写真・顕微鏡像・製品の実物を示すものではありません。