TECHNOLOGY EXPLAINER
Co-Packaged Optics（CPO）とは何か
― 光を、パッケージの中まで引き込む
これまで光ファイバは、装置の前面パネルで終わっていました。 そこからチップまでは電気で運ぶ。その電気の区間が、いま最大の無駄になっています。 光の変換器をチップと同じパッケージに入れてしまう——それがCPOです。 電気と光、性質のまったく違う2つを1つの封止体に収めるため、材料の要求も一変します。
- CPOとは何か（3行でつかむ）
- なぜ必要になったのか ― 前面パネルまでの距離
- 数字で見ると、どれだけ違うのか
- パッケージの中はどうなっているか
- 素材技術者の視点①：レーザーだけ外に出す理由
- 素材技術者の視点②：光を通す材料に求められること
- 課題
- 用語集／参考資料／出典対応表
事実＝各社・標準化団体の公表資料に記載のある内容（出典リンクあり）
本稿の計算＝明示した前提をもとに本記事が算出した値
未確定／将来＝計画であり、実績が確認できていない事項
このほか、構造の整理や材料設計上の読み取りは「解説」として区別しています。
1. CPOとは何か（3行でつかむ）
Co-Packaged Optics（CPO、コパッケージドオプティクス）とは、 「電気を光に変える部品を、プロセッサやスイッチと同じパッケージの中に入れてしまう実装」のことです。
- これまで：光の変換器は装置の前面パネルに挿す「プラガブル光モジュール」。チップからそこまでは電気で運ぶ
- CPO：変換器をチップのすぐ隣、同じパッケージの中に置く。電気で走る距離を数mmまで縮める
- なぜ今か：AI向けのスイッチが大容量になるほど、電気で引き回す区間の電力と損失が無視できなくなったから
レゾナックは、こうした構成を「光電融合パッケージ」と呼び、 「光信号と電気信号の変換機能を内蔵」したもので、 「現在の先端である2.xDパッケージよりもデータ処理能力が向上し、さらに動作時の消費電力も大幅に低減することが見込まれている」と説明しています事実。
CPOを成り立たせている実装技術そのものは、すでに本シリーズの他の記事で扱っています。
- 電気ダイと光ダイを積む技術（TSMC COUPE）→ 「異種統合」編
- パッケージ内で多数のダイをつなぐ土台（CoWoS）→ 「CoWoS」編・「インターポーザ」編
- ガラス基板と光配線 → 「ガラス基板」編
この記事は、「なぜそこまでして光を中に入れるのか」という理由の側と、 光を扱うことで新たに生まれる材料の要求を扱います。
2. なぜ必要になったのか ― 前面パネルまでの距離
問題の核心は、意外なほど物理的です。距離です。
NVIDIAは技術ブログで、従来方式についてこう説明しています。 「the data signal must traverse long electrical paths from the switch ASIC to the PCB, connectors and finally into the external transceiver before being converted to an optical signal. This segmented journey incurs substantial electrical loss」 （データ信号はスイッチASICから基板、コネクタを経て外部トランシーバへ至る長い電気経路を通り、そこで初めて光に変換される。この区切られた旅路が大きな電気損失を生む）事実。
Broadcomも同様に、プラガブル方式では 「High power required to equalize signal through PCB and multiple connector discontinuities」 （基板と複数のコネクタの不連続を通る信号を等化するために大きな電力が必要）と述べています事実。
Broadcomは、この方式の限界を 「Module solutions are still limited by face plate density, MFG costs, and power constraints」 （モジュール方式は、前面パネルの実装密度、製造コスト、電力の制約に縛られたままだ）と表現しています事実。 前面パネルという平面には、物理的に置ける個数の上限があります。 スイッチの帯域が上がっても、パネルの面積は増えません（本記事による解説）。
3. 数字で見ると、どれだけ違うのか
CPOの効果は、各社が具体的な数値で公表しています。3つ並べてみます。
NVIDIAは製品発表で、CPO化によって 「4x fewer lasers」「3.5x more power efficiency」「63x greater signal integrity」「10x better network resiliency at scale」「1.3x faster deployment」 を実現すると述べています事実。 Broadcomは、Baillyについて「30% Power Savings」、 CPO全体について「CPO provides Lower Power, Architecture Scaling to 200G/lane, 50% less components」としています事実。
これらはいずれも推進側の企業が自社方式の効果として公表した値です。 測定条件・比較対象・システム構成はそれぞれ異なり、本記事では検証していません。 「CPOにすれば必ずこうなる」という一般的な数値ではない点にご注意ください（本記事による注記）。
4. パッケージの中はどうなっているか
BroadcomのCPOスイッチ「Bailly」は、構成が公表されています。 51.2Tのスイッチに、8個のシリコンフォトニック・エンジン（各6.4T／64チャネル）を同一基板に載せたものです事実。
NVIDIA側では、光エンジンの作り方が説明されています。 TSMCのシリコンフォトニクス技術COUPEが 「integrates electronic integrated circuits (EIC) with silicon photonic integrated circuits (PIC) using the 3D chip-on-wafer and chip-stacking packaging technologies」 （3Dチップオンウェハとチップ積層のパッケージング技術を用いて、電気集積回路と光集積回路を統合する）ものだとされています事実。 ——「異種統合」編で扱ったCOUPEが、そのままCPOの部品になっているという関係です。
5. 素材技術者の視点①：レーザーだけ外に出す理由
CPOの図をよく見ると、奇妙なことに気づきます。 光を扱うのに、肝心の光源（レーザー）がパッケージの中にありません。
NVIDIAの構成では、レーザーは前面パネルに挿すELS（External Laser Source）モジュールに置かれています。 同社はその理由を「facilitating quick diagnosis and easy replacement while the switch core remains sealed」 （スイッチの中核部は封止したまま、素早い診断と容易な交換を可能にする）と説明しています事実。
そしてこの配置は、業界標準として規定されています。 OIFは2023年8月8日、ELSFP（External Laser Small Form-Factor Pluggable）実装合意を発表しました事実。 その狙いは、レーザー源を「システムの最も冷却された区間であるフロントパネル」に配置することで、 システム信頼性を向上させ、必要に応じて効率的な「ホットスワップ」フィールド交換を実現することだとされています事実。
CPOの設計で、レーザーだけが別扱いされている。その理由は2つに分けて読めます。
- 信頼性：OIFは、配置場所として「システムの最も冷却された区間」を選び、それがシステム信頼性の向上につながるとしています事実
- 保守性：OIFは「ホットスワップ」フィールド交換を、NVIDIAは「スイッチの中核部は封止したまま」の診断・交換を挙げています事実
CPOの本質は「壊れたら抜き差しできない」ことです。 プラガブル方式の最大の利点——モジュール単位で交換できる——を捨てている。 だからこそ、壊れやすく、かつ熱に弱い部品だけを、抜ける場所に残した。
これは材料の世界でも馴染みのある設計です。 「ボンディング」編で見たソケットが部位ごとに材料を変えていたのと同じで、 ここでは部品ごとに置き場所を変えている。 全部を一緒にするのが異種統合なら、CPOは「何を一緒にしないか」も同時に設計していると言えます（本記事による解説）。
なお、OIFはELSFPについて多芯ブラインドメイト光コネクタをモジュール背面に配置し、 高光パワーを扱うアプリケーションで目の安全性リスクを軽減するとも述べています事実。 レーザー光が通る以上、安全設計そのものがコネクタの仕様に入ってくる—— 電気のコネクタにはなかった要求です（本記事による解説）。
6. 素材技術者の視点②：光を通す材料に求められること
ここからが、材料メーカーにとっての新しい領域です。 パッケージの中を、光が通るようになる。 電気の配線には求められなかった性質が、いきなり必要になります。
AGCは、光配線用のポリマー導波路（PWG）・ガラス導波路（GWG）の特長として、次の3点を挙げています事実。
AGCが挙げる「高透過率（Oバンド/Cバンド）」「リフロー互換性/高出力レーザーへの耐久性」「フォトリソグラフィによる細かいパターニング」—— 並べて書かれていますが、材料設計の立場では、これらは別々の方向を向いています事実。
- 透過率を上げるには、光を吸収する構造（C–H結合など）を減らしたい
- リフロー耐性を上げるには、架橋を増やして耐熱性を上げたい。しかし構造が変われば吸収も変わる
- レーザー耐久性は、光が当たり続けても分解しないこと。照射で劣化する材料は、時間とともに損失が増えていく
- フォトリソでのパターニングには感光性が要る。つまり光に反応する官能基を入れる——耐光性とは逆向きの要求
最後の2つは、はっきり矛盾しています。 作るときは光で反応してほしいが、使うときは光で変化してほしくない。 「RDL」編で扱った感光性ポリイミド／PBOと同じ構図が、ここでは「その膜の中を光が通る」という条件つきで現れます（本記事による解説）。
そしてもうひとつ。レゾナックが参考出展した「PICとFAUを接合する接着材」は、 ただ接着すればよいものではありません事実。 光がその接着層を透過して隣へ渡るのですから、 透明であること、屈折率が合っていること、温度が変わっても位置がずれないこと—— 接着剤に光学部品としての性能が要求されます（本記事による解説）。
7. 課題
(1) 壊れたら、パッケージごと
CPO最大の弱点は、すでに触れたとおり交換できないことです。 そしてこれは、製造時の歩留まりにも効いてきます。
Baillyの構成は、1つのパッケージに光エンジン8個です事実。 光エンジン1個あたりの良品率を p とすると、8個すべてが良品である確率は p8 になります本稿の計算。
前提：各エンジンの良否が互いに独立であるとした単純計算です。 実際には冗長チャネルによる救済、事前の選別（KGD）、修復工程があるため、このとおりにはなりません。
1個あたり95%でも、8個そろえば66%。 プラガブル方式なら不良モジュールを1つ差し替えれば済みましたが、 CPOでは光エンジンが1個だめなら、スイッチASICごと捨てることになりかねません（本記事による解説）。 NVIDIAが「fewer components, significantly reducing the likelihood of transceiver failures」 （部品点数が減り、トランシーバ故障の可能性が大幅に下がる）と述べているのは事実、 この不安に対する答えでもあります。
(2) 標準がないと、1社のものになってしまう
プラガブル光モジュールが普及したのは、規格が共通で、どのメーカーのものも挿さるからでした。 CPOはパッケージの中に入るぶん、放っておけば各社バラバラになります。 そこでOIFが標準化を進めています。
(3) 供給網が一気に広がる
NVIDIAは製品発表で、共同開発のパートナーとして TSMC、Browave、Coherent、Corning、Fabrinet、Foxconn、Lumentum、SENKO、SPIL、住友電工、TFC Communicationを挙げています事実。
半導体メーカー、光デバイスメーカー、光ファイバとコネクタのメーカー、組立受託—— 顔ぶれが従来の半導体パッケージとは明らかに違います。 光を中に入れるということは、光通信業界のサプライチェーンを半導体パッケージの中へ引き込むことでもあります（本記事による解説）。
CPOは、性能を上げるための技術というより、無駄を削るための技術です。
- 削っているもの：電気で引き回す距離。そこで失われる信号と、補うための電力
- 捨てているもの：モジュール単位で交換できるという保守性
- 残したもの：レーザーだけは抜き差しできる場所に置いた（ELSFP）
- 新しく必要になったもの：光を通す材料、光を通す接着剤、光を逃さない接続
材料メーカーにとっての意味は明快です。 これまで「電気を通す／通さない」「熱を逃がす」「接着する」で評価されてきた材料に、 「光を通す」という軸が加わります。 そして光の軸は、既存の軸としばしば逆を向く—— 第6章で見たとおりです（本記事による解説）。
8. 用語集
- CPO
- Co-Packaged Optics。光の変換部品をプロセッサやスイッチと同じパッケージに収める実装。
- 光電融合
- 光信号と電気信号の変換機能をパッケージに内蔵する構成。CPOを含む日本語の呼び方。
- プラガブル光モジュール
- 装置の前面パネルに抜き差しする光トランシーバ。従来方式。
- 光エンジン
- 電気と光を相互変換する集積部品。シリコンフォトニクスで作られる。
- シリコンフォトニクス
- シリコン上に光回路を形成する技術。半導体の製造設備を流用できる。
- PIC
- Photonic Integrated Circuit。光集積回路。
- EIC
- Electronic Integrated Circuit。電気集積回路。PICと組み合わせて光エンジンを構成する。
- COUPE
- TSMCのシリコンフォトニクス技術。EICとPICを3D積層で統合する（「異種統合」編で詳述）。
- FAU
- Fiber Array Unit。複数の光ファイバを整列させ、PICに接続するための部品。
- 光導波路
- 基板やパッケージの中で光を通す通り道。ポリマー製（PWG）とガラス製（GWG）がある。
- ELS
- External Laser Source。光エンジンの外に置く光源。
- ELSFP
- External Laser Small Form-Factor Pluggable。前面パネルに挿す外部レーザー源の規格。
- OIF
- Optical Internetworking Forum。光相互接続の業界標準化団体。
- 実装合意（IA）
- Implementation Agreement。OIFが定める相互接続のための取り決め。
- CMIS
- Common Management Interface Specification。光モジュールの管理インタフェース仕様。
- Oバンド／Cバンド
- 光通信で使われる波長帯。Oバンドは約1260〜1360nm、Cバンドは約1530〜1565nm。
- FR4／DR4
- イーサネットの光インタフェース規格。到達距離や波長の使い方が異なる。
- ホストインタフェース
- 光モジュールとASICのあいだの電気インタフェース。CEI-112G-XSRなど。
- ホットスワップ
- 装置の電源を切らずに部品を抜き差しすること。
- ブラインドメイト
- 目視せずに差し込むだけで接続が成立する嵌合方式。
- 等化（イコライズ）
- 伝送路で劣化した波形を補正すること。損失が大きいほど電力を要する。
- DSP
- Digital Signal Processor。信号の補正・復元を行う回路。プラガブル方式で電力を消費する要素。
- 偏波保持ファイバ
- 光の偏光状態を保ったまま伝える光ファイバ。
- KGD
- Known Good Die。良品と保証されたダイ。多数を1つに収める構成ほど重要になる。
9. 参考資料（一次情報）
- NVIDIA「NVIDIA Announces Spectrum-X Photonics, Co-Packaged Optics Networking Switches to Scale AI Factories to Millions of GPUs」2025年3月18日 — nvidianews.nvidia.com
- NVIDIA「Scaling AI Factories with Co-Packaged Optics for Better Power Efficiency」技術ブログ — developer.nvidia.com
- NVIDIA「A New Era in Data Center Networking with NVIDIA Silicon Photonics-based Network Switching」技術ブログ — developer.nvidia.com
- Broadcom「TH5 51.2T Bailly CPO (Co-Packaged Optics)」Optical Systems Division、2023年3月（PDF） — docs.broadcom.com
- OIF「OIF Announces External Laser Small Form-Factor Pluggable (ELSFP) Implementation Agreement…」2023年8月8日 — oiforum.com
- OIF「OIF Launches the Industry's First Co-Packaging Standard – the 3.2T Co-Packaged Module Implementation Agreement」2023年4月5日 — oiforum.com
- AGC「CES 2026｜半導体ソリューション」 — agc.com
- レゾナック「SEMICON Japan 2025 出展レポート」 — resonac.com
10. 主張と出典の対応表（監査）
| 本文の主張 | 根拠 | 区分 |
|---|---|---|
| 2025年3月18日発表。CPO化により「4x fewer lasers」「3.5x more power efficiency」「63x greater signal integrity」「10x better network resiliency at scale」「1.3x faster deployment」を実現するとしていること。共同開発パートナーがTSMC、Browave、Coherent、Corning、Fabrinet、Foxconn、Lumentum、SENKO、SPIL、住友電工、TFC Communicationであること | NVIDIA プレスリリース（2025/3/18）［参考資料 1］https://nvidianews.nvidia.com/news/nvidia-spectrum-x-co-packaged-optics-networking-switches-ai-factories | 事実 |
| 従来方式について「the data signal must traverse long electrical paths from the switch ASIC to the PCB, connectors and finally into the external transceiver before being converted to an optical signal. This segmented journey incurs substantial electrical loss」と述べていること。200Gb/sチャネルで電気損失が「up to 22 dB」であり、CPOでは「reducing electrical loss to only ~4 dB」であること。電力が「often 30W per interface」から「as low as 9W」になること | NVIDIA 技術ブログ［参考資料 2］https://developer.nvidia.com/blog/scaling-ai-factories-with-co-packaged-optics-for-better-power-efficiency/ | 事実 |
| レーザーが前面パネルのELS OSFPモジュールに置かれ、その狙いが「facilitating quick diagnosis and easy replacement while the switch core remains sealed」であること。TSMC COUPEが「integrates electronic integrated circuits (EIC) with silicon photonic integrated circuits (PIC) using the 3D chip-on-wafer and chip-stacking packaging technologies」であること。「fewer components, significantly reducing the likelihood of transceiver failures」であること | NVIDIA 技術ブログ［参考資料 3］https://developer.nvidia.com/blog/a-new-era-in-data-center-networking-with-nvidia-silicon-photonics-based-network-switching/ | 事実 |
| プラガブル方式について「High power required to equalize signal through PCB and multiple connector discontinuities」「Module solutions are still limited by face plate density, MFG costs, and power constraints」と述べていること。「CPO provides Lower Power, Architecture Scaling to 200G/lane, 50% less components」「CPO platform drives optics directly from Switch and reduces cost and power per bit」であること。Baillyが「51.2T Switch」「8 Silicon Photonic Engines @ 6.4T (64ch)」「51.2T CPO links, no electrical links」「Optical Power: 5.5W/800G」「30% Power Savings」であること。プラガブルが14W/800Gであること | Broadcom「TH5 51.2T Bailly CPO」（2023年3月）［参考資料 4］https://docs.broadcom.com/doc/th5-51.2t-bailly-cpo | 事実 |
| 2023年8月8日発表。ELSFPが「革新的な前面パネル着脱可能形態で、コパッケージ光学システムおよび複数レーザー外部レーザー源アプリケーション向けに設計」されたものであること。「レーザー源をシステムの最も冷却された区間であるフロントパネルに配置することで、システム信頼性を向上させ、必要に応じて効率的な『ホットスワップ』フィールド交換を実現」すること。「多芯ブラインドメイト光コネクタをモジュール背面に配置」し「高光パワーを扱うアプリケーションで目の安全性リスクを軽減」すること。CMISにより管理されること | OIF プレスリリース（2023/8/8）［参考資料 5］https://www.oiforum.com/oif-announces-external-laser-small-form-factor-pluggable-elsfp-implementation-agreement-paving-the-way-for-advancements-in-co-packaged-optics-applications/ | 事実 |
| 2023年4月5日発表。3.2T Co-Packaged Moduleが「100G電気レーンを用いるイーサネットスイッチング用途」を対象とし、「8x400Gb/s optical interface options for FR4 and DR4 connectivity」「32 x CEI-112G-XSR host interface」を規定すること。機械・電気・管理（CMIS）の仕様を含むこと。51.2Tb/s集約帯域幅スイッチを実現可能であること。「CPO Framework IA」が特定した「相互運用可能な集積光の標準化に対する市場ニーズ」への対応であること | OIF プレスリリース（2023/4/5）［参考資料 6］https://www.oiforum.com/oif-launches-the-industrys-first-co-packaging-standard-the-3-2t-co-packaged-module-implementation-agreement/ | 事実 |
| ポリマー導波路(PWG)・ガラス導波路(GWG)の特長として「高透過率（Oバンド/Cバンド）」「リフロー互換性/高出力レーザーへの耐久性」「フォトリソグラフィによる細かいパターニング」を挙げていること。ガラスコア／インターポーザが「先端半導体パッケージ向けの3D実装、チップレット、CPO基板、RFデバイス等」に使用可能とされること | AGC「CES 2026｜半導体ソリューション」［参考資料 7］https://www.agc.com/ces/semiconductor.html | 事実 |
| 光電融合パッケージが「光信号と電気信号の変換機能を内蔵」し、「現在の先端である2.xDパッケージよりもデータ処理能力が向上し、さらに動作時の消費電力も大幅に低減することが見込まれている」とされること。構成要素としてPIC（フォトニック集積回路）、FAU（ファイバーアレイユニット）、光導波路が挙げられること。「PICとFAUを接合する接着材や、パッケージに組み込む光導波路」を参考出展したこと | レゾナック「SEMICON Japan 2025 出展レポート」［参考資料 8］https://www.resonac.com/jp/corporate/resonac-now/20260108-3687.html | 事実 |
| 図8：光エンジン1個あたりの良品率 p に対し、8個すべてが良品である確率を p8 とした値（99.9%→99.2%、99%→92.3%、98%→85.1%、95%→66.3%、90%→43.0%） | 本稿の計算。各エンジンの良否が独立と仮定した単純計算であり、冗長・救済・事前選別を考慮していない。特定製品の実績値ではない。前提となる「光エンジン8個」という構成は参考資料4［参考資料 4］https://docs.broadcom.com/doc/th5-51.2t-bailly-cpo | 本稿の計算 |
| 図3で並べた3つの数値は、測定対象も条件も異なり、同一条件での比較ではないこと。いずれも推進側の企業が自社方式の効果として公表した値であり、本記事では検証していないこと | 本記事による注記。数値自体の出典は参考資料2・4［参考資料 2］https://developer.nvidia.com/blog/scaling-ai-factories-with-co-packaged-optics-for-better-power-efficiency/［参考資料 4］https://docs.broadcom.com/doc/th5-51.2t-bailly-cpo | 解説 |
| 図6の温度帯の色分けが模式表現であり、実測の温度分布ではないこと。図9に挙げた2件がOIFのCPO関連IAのすべてではないこと | 本記事による注記 | 解説 |
| 前面パネルには物理的に置ける個数の上限があり、スイッチの帯域が上がってもパネルの面積は増えないという指摘。「抜き差しできない」ことがCPOの代償であるという対比。壊れやすく熱に弱い部品だけを抜ける場所に残した設計だという読み取り。透過率・リフロー耐性・レーザー耐久性・感光性パターニングが互いに逆を向く要求だという整理（とくに感光性と耐光性の矛盾）。PICとFAUを接合する接着材に光学部品としての性能（透明性・屈折率整合・温度安定性）が要求されるという指摘。光エンジンが1個だめならスイッチASICごと捨てることになりかねないという指摘。CPOが光通信業界のサプライチェーンを半導体パッケージの中へ引き込むものだという指摘。材料の評価軸に「光を通す」が加わるという整理 | 公表内容にもとづく本記事の整理・解説。各社・OIFが表明した見解ではない | 解説 |
| 図1・図4・図6・図7の構造図が、実際の装置・パッケージの内部写真ではなく説明のための作図であること | 本記事による注記 | 解説 |
最終更新：2026年9月20日／出典は一次情報（半導体・ネットワーク機器メーカーの公式発表および技術ブログ、標準化団体OIFの発表、材料メーカーの公式ページ）に限定しています。 本文で扱った数値の多くは推進側の企業が自社方式の効果として公表したものであり、測定条件は本記事では検証していません。 構造の整理や材料設計上の読み取りを含むため、それらは「解説」として出典付きの事実と区別しています。 図はすべて説明用の概念図です。図1・図3・図4・図6・図7・図8・図9はベクター作図、それ以外はAI生成イメージであり、いずれも実在の装置・製品・施設の内部を示すものではありません。