インテル、米国内ファブでFoveros/EMIB-T先端パッケージング技術を推進し次世代AI半導体開発を加速

2026年8月2日

Intel アメリカ

概要

インテルは、米国内のファブにおいてFoverosスタッキング、EMIBシリコンブリッジ、特にEMIB-Tなどの先端パッケージング技術を活用し、次世代AI半導体の開発を積極的に推進している。EMIB-Tは、ブリッジ内に電力供給チャネルを追加することで、HBM技術の要件に対応し、電力効率と信号ルーティングを大幅に向上させる。この取り組みは、米国における半導体サプライチェーンのレジリエンスを強化し、AI時代の高性能コンピューティングを可能にするインテルの技術的リーダーシップを確立するものである。

詳細

主要成果

インテルは、米国内の最先端ファブを活用し、FoverosスタッキングやEMIBシリコンブリッジ、そして特にEMIB-Tといった革新的な先端パッケージング技術を推進することで、次世代AI半導体の開発を加速させています。これにより、高性能と電力効率を両立したAIアクセラレータの実現を目指しています。

技術・事業詳細

インテルの先端パッケージング戦略の中核をなすのは、複数のダイを垂直に積層するFoveros技術と、複数のダイを水平に接続するEMIB（Embedded Multi-die Interconnect Bridge）技術です。特にEMIB-T（EMIB with Through-silicon vias for power delivery）は、従来のEMIBをさらに進化させたもので、シリコンブリッジ内に直接電力供給用のチャネル（TSV）を追加することで、チップへの電力供給効率を飛躍的に高め、同時に信号ルーティングの最適化も実現します。この改良は、高帯域幅メモリ（HBM）技術の厳しい電力およびデータ伝送要件に対応するために不可欠であり、HBMと演算ダイを隣接配置する際に発生する電力供給の課題を効果的に解決します。これらの技術は、インテルが米国内の製造拠点で開発・生産を進めており、設計から製造、パッケージングまでを一貫して行うことで、サプライチェーンの強靭化とセキュリティ確保にも貢献しています。

背景・業界文脈

AIや高性能コンピューティング（HPC）の発展に伴い、半導体チップはより多くのコア、より高いデータスループット、そしてより低い消費電力を求められるようになりました。しかし、単一の巨大なチップ（モノリシックダイ）でこれら全てを実現するのは、製造コストと歩留まりの観点から非常に困難になっています。そこで、複数の小型チップ（チップレット）を組み合わせ、先端パッケージング技術で統合する「異種統合（heterogeneous integration）」が、性能と効率を向上させる鍵として注目されています。インテルのFoverosやEMIB-Tは、この異種統合戦略の最前線に位置し、チップの設計自由度を高めながら、システム全体の性能を最大化するソリューションを提供しています。

今後の展望

インテルが米国内で先端パッケージング技術の開発・生産を強化する動きは、米国政府が推進する半導体製造の国内回帰戦略とも合致しており、地政学的なリスク軽減にも貢献します。EMIB-Tのような技術革新は、次世代AIアクセラレータの性能向上に直結し、データセンター、エッジAI、自動運転など、多様なAIアプリケーションの実現を加速させるでしょう。インテルは、この分野での継続的な投資とイノベーションを通じて、AI時代の半導体市場におけるリーダーシップをさらに確固たるものにしていくと期待されます。

元記事: https://newsroom.intel.com/intel-foundry/intels-us-advanced-packaging-enables-next-generation-ai-semiconductors

毎週の技術動向レポートを無料でお届け

各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。

📢 メールマガジンに無料登録（週刊・技術動向レポート）

ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。