主要成果
インテルの組み込み型多チップ相互接続ブリッジ（EMIB）技術は、特にAIワークロード向け先端チップパッケージング市場において、明確な競争優位性を確立しています。これに対し、CoWoSの供給能力が2025年まで逼迫しているTSMCは、インテルのEMIBに類似したパッケージング技術を開発していると報じられており、AI半導体市場における先端パッケージング競争が激化しています。
技術・事業詳細
インテルのEMIBは、異なるプロセスノードで製造された複数のダイ（チップレット）を、シリコンブリッジを介して高密度に相互接続する技術です。これにより、高帯域幅、低レイテンシ、優れた電力効率を実現し、AIアクセラレータや高性能CPUなどの複雑なシステムオンパッケージ（SoP）の構築を可能にします。Googleは、その第9世代TPUに改良版であるEMIB-Tパッケージングを採用し、チップへの直接電力供給と信号ルーティングの改善を実現しています。さらに、Amazon、Cisco、SpaceX、Teslaといった主要企業もインテルのパッケージングソリューションを顧客としています。一方、TSMCは、現在主流となっているCoWoS（Chip-on-Wafer-on-Substrate）技術の需要が供給能力を大幅に上回り、2025年まで生産が予約で埋まっている状況です。この供給制約に対処するため、TSMCはEMIBに似たパッケージング技術の開発を進めていると報じられています。また、TSMCは2028年の生産を目指し、14リテクルパッケージで10個の大型演算ダイと20個のHBMスタックを統合する野心的な計画も示しており、これはインテルに匹敵する、あるいはそれを超える超高密度パッケージング能力の開発を示唆しています。
背景・業界文脈
AIの進化は、半導体の設計と製造に新たなパラダイムシフトをもたらしています。単一の巨大なモノリシックダイでは、製造コスト、歩留まり、設計の複雑さといった点で限界があります。そこで、複数の小型ダイ（チップレット）を統合する先端パッケージング技術が、性能向上とコスト削減の両面で重要な鍵となっています。インテルとTSMCの間のこの競争は、単なる技術力の優劣だけでなく、次世代AIインフラを誰が支配するかという戦略的な戦いを象徴しています。MediaTekのような企業がTSMC CoWoSとインテルEMIBの両方をサポートすると表明していることからも、多様な先端パッケージングオプションが業界にとって不可欠であることがわかります。
今後の展望
先端パッケージング技術は、今後数年間の半導体産業における主要なイノベーション領域であり続けるでしょう。インテルとTSMCがそれぞれの強みを活かし、あるいは競合技術を取り込むことで、AIチップの性能はさらに飛躍的に向上すると予想されます。この競争は、より革新的で効率的なパッケージングソリューションの登場を促し、AI、HPC、データセンターといった成長市場のさらなる発展を加速させることになります。特に、電力効率と集積度の向上が、将来のAIアクセラレータの性能を決定づける要因となるでしょう。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント