主要成果
TSMCのHo Chun副社長は、同社のCoWoS（Chip-on-Wafer-on-Substrate）5.5倍レティクルサイズプロセスを使用して組み立てられた複数のAI関連製品において、驚異的な98%から99%の歩留まりを達成していることを公式に発表しました。この数値は、AIチップのような複雑なヘテロジニアスインテグレーション（異種統合）パッケージングにおいて、業界最高水準の製造効率と品質をTSMCが実現していることを明確に示しています。さらに、Ho副社長は、2029年までにCoWoS技術を現在の5.5倍から14倍レティクルサイズへと大幅に拡張する野心的なロードマップを明らかにしました。
技術・臨床詳細
CoWoSは、高性能ロジックダイとHBM（High Bandwidth Memory）をシリコンインターポーザ上に統合する2.5Dパッケージング技術であり、AIアクセラレータの性能を最大化するために不可欠です。この技術における98%〜99%という歩留まりは、マイクロバンプフリップチップボンディング、シリコンインターポーザ製造、およびその後のパッケージング工程におけるTSMCの成熟したプロセス制御能力と高度な自動化を示唆しています。パッケージング能力をフォトマスクサイズの3倍以上に拡張する際の課題として、例えば、大型インターポーザの製造における反り管理、多層構造の整合性、および熱管理の複雑さなどが挙げられます。TSMCが計画する14倍レティクルサイズへの拡張は、単一パッケージ内にさらに多くのAIチップレットやHBMスタックを統合することを可能にし、次世代AIモデルが要求する膨大な計算能力とメモリ帯域幅に対応するために極めて重要です。このスケールアップは、製造装置、材料、およびプロセス技術のさらなる革新を必要とします。
背景・業界文脈
AI、特に生成AIの急速な発展は、高性能なAI半導体に対する需要を爆発的に高めています。これらのAIチップは、演算能力だけでなく、メモリ帯域幅と効率性が極めて重要であり、CoWoSのような先端パッケージング技術がそのボトルネックとなっています。TSMCの高い歩留まり達成は、同社がこの困難な市場要求に応える能力を持っていることを示し、AIチップの供給能力安定化に貢献します。競合他社も先端パッケージング分野への投資を加速させていますが、TSMCのCoWoS技術は依然として業界ベンチマークとしての地位を確立しています。今回の発表は、TSMCが将来のAI需要に対応するための長期的な戦略を持っていることを投資家や顧客に示すものであり、半導体サプライチェーン全体に安心感を与えるものです。
今後の展望
TSMCのCoWoS技術の継続的な進化、特に2029年までの14倍レティクルサイズへの拡張は、AIチップの性能と集積度を新たなレベルへと引き上げるでしょう。これにより、より大規模で複雑なAIモデルのトレーニングと推論が可能となり、AIアプリケーションの応用範囲がさらに広がると期待されます。ただし、このような大規模パッケージング技術の進展は、基板材料、冷却ソリューション、およびテスト手法の革新も同時に必要とします。TSMCのCoWoS戦略は、AI時代における同社のリーダーシップを確固たるものにする一方で、半導体業界全体の技術ロードマップと競争環境に大きな影響を与えることになります。
元記事: https://wccftech.com/tsmc-exec-makes-big-announcement-confirms-98-yield-for-cowos-packaged-ai-chips/
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント