背景：AI時代の性能ボトルネック
近年、人工知能(AI)の急速な発展に伴い、GPUやAIアクセラレータは飛躍的な性能向上を求められています。しかし、従来のトランジスタ微細化（ムーアの法則）だけではその要求を満たすことが難しくなっており、プロセッサとメモリ間のデータ転送速度（メモリウォール）が大きなボトルネックとなっています。この課題を解決するために、先進パッケージング技術が半導体性能向上の中核を担うようになり、その重要性はプロセスノードの微細化と並ぶ、あるいはそれ以上のものとして認識されています。
主要な技術ロードマップと計画
-
CoWoSの進化： TSMCは、CoWoS (Chip-on-Wafer-on-Substrate)技術のロードマップを更新し、2029年までに14レティクルを超えるSiP (System-in-Package)を開発する計画です。これにより、24個のHBM5Eスタックと複数のコンピュートダイ（最大10個程度）を単一パッケージに統合することが可能になります。これにより、2024年のハイエンドデータセンターSiPと比較して、コンピューティングトランジスタ数は48倍、メモリ帯域幅は34倍に増加すると予測されています。また、CoWoSウェハーの平均販売価格は7nmプロセスノードに匹敵する1万ドル近くに達し、先進パッケージングが主要な収益源となることを示唆しています。
-
SoICの進展： SoIC (System on Integrated Chips) 3Dスタッキング技術も進化し、2029年までに6ミクロンから4.5ミクロンへのピッチ微細化を目指しています。当初のface-to-backスタッキングの制約を克服し、face-to-face (F2F) スタッキングをサポートすることで、ダイ間のレイテンシ、消費電力、配線複雑性を大幅に削減します。富士通のスーパーコンピューター用CPU「Monaka」が早期採用例として挙げられています。
-
プロセスノードとプラットフォーム： 2029年までにA13プロセス（A14の光学スケール版）およびA12プロセス（第2世代GAAトランジスタとバックサイドパワーデリバリー技術採用）の量産が計画されています。さらに、CoWoSの容量は2022年から2027年にかけて年間約80%成長し、SoICの容量は年間90%以上増加すると予測されています。40レティクルサイズのSoW-X (System-on-Wafer)プラットフォームも2029年までに展開予定です。光集積技術としてCOUPE™（Co-packaged Optics）も2026年に生産開始予定で、電力効率の2倍向上とレイテンシの10倍削減を目指します。アリゾナには2029年までに先進パッケージング施設を建設する計画も進められています。
業界への影響と展望
TSMCの先進パッケージングロードマップは、半導体業界における性能向上のパラダイムシフトを明確に示しています。伝統的なプロセス微細化が限界に近づく中で、先進パッケージングが「新しいスケーリングエンジン」として、コンピューティング密度と全体的な性能を向上させる主要な手段となっています。特にAIチップの需要が爆発的に増加する中、TSMCのこれらの技術はNvidiaなどの主要顧客にとって不可欠であり、AIハードウェアの供給ボトルネックを解消する鍵となります。これらの投資と技術革新は、次世代AI、HPC、データセンター技術の発展を大きく加速させるでしょう。
コメント