背景
AI半導体の性能向上は、従来のダイ微細化に加え、チップの集積度を高める先進パッケージング技術に大きく依存しています。TSMCは、CoWoS(Chip on Wafer on Substrate)で既に主導的な地位を確立していますが、さらなる高密度化とコスト効率の向上を目指し、パネルレベルパッケージング技術であるCoPoS(Chip on Panel on Substrate)を次世代の主要技術として位置づけています。CoPoSは、より大きなパネル上で複数のチップをパッケージングすることで、生産効率とスループットの向上が期待されています。
主要内容
TSMCは、既存のCoWoSパッケージング能力の拡張と並行して、CoPoS技術の開発と導入を強力に推進しています。このCoPoS技術は、特に大型AI半導体パッケージの生産において、CoWoSよりも優れた経済性とスケーラビリティを提供すると期待されています。TSMCは、この次世代技術における優位性を確固たるものとするため、サプライチェーンパートナーに対して極めて厳格な戦略的措置を講じていると報じられています。具体的には、台湾の装置および材料メーカーに対し、CoPoSに関する技術情報の厳重な機密保持と、量産開始後数年間はTSMC以外の顧客への技術供給を制限する独占契約を結ばせているとのことです。
影響と展望
TSMCによるCoPoSサプライチェーンの独占的な管理戦略は、将来のAI半導体市場における同社の支配力をさらに強化する可能性を秘めています。この動きは、次世代パッケージング技術がAI時代における競争力においていかに重要であるかを示しており、TSMCが単なる製造受託企業ではなく、技術エコシステム全体のリーダーシップを追求していることを明確に示しています。サプライチェーンパートナーにとっては、TSMCとの協業が大きなビジネスチャンスとなる一方で、他社への技術提供が制限されるという側面もあります。この戦略は、競合他社がCoPoSに追いつくことを困難にし、TSMCが長期間にわたりAI半導体パッケージング市場で優位性を保つための基盤を築くものと見られます。結果として、AIチップの進化のペースとコスト構造に大きな影響を与えることが予想されます。
元記事: https://www.digitimes.com/news/a20260508PD207/tsmc-packaging-cowos-expansion-capacity.html

コメント