Rapidus、北海道で先端パッケージング試験生産ラインを2026年春までに稼働開始へ

Sic-chip.com (via Digitimes) 日本

概要

日本の半導体メーカーRapidusは、AIチップ向けの先端パッケージングソリューション開発を加速しており、2026年4月までに北海道で先端パッケージングラインの試験生産を開始する計画です。これは同社の2nmプロセス技術の進展と密接に連携しており、次世代高性能半導体の製造エコシステム構築に向けた重要なステップとなります。この動きは、日本がグローバルな半導体サプライチェーンにおいて存在感を高めるための戦略の一環です。

詳細

背景：日本の半導体復権とRapidusの役割

近年、世界の半導体サプライチェーンにおける地政学的リスクの高まりと、AIや高性能コンピューティング（HPC）向け先端チップの需要急増を受け、各国は国内での半導体製造能力強化に注力しています。日本もこの流れの中で、Rapidusを中核企業として次世代半導体の国産化を目指しています。Rapidusは、IBMとの提携による2nmプロセス技術の開発に加え、その高性能チップに不可欠な後工程である先端パッケージング技術の開発にも力を入れています。先端パッケージングは、複数のチップレットを統合し、HBM（高帯域幅メモリ）などと接続することで、チップの性能と電力効率を最大化する上で決定的な役割を果たします。

北海道での先端パッケージング試験生産ラインの始動

Rapidusは、2nmプロセス技術の開発と並行して、AIチップ向けの先端パッケージングソリューションの確立を急ピッチで進めています。その具体的な一環として、2026年4月までに北海道の拠点において、先端パッケージングラインの試験生産を開始する計画を公表しました。この試験生産ラインは、量産技術の確立に向けた重要なステップであり、Rapidusが目指す高性能半導体の一貫生産体制を構築する上で不可欠です。

• 技術的焦点: 2nmロジックチップと高帯域幅メモリ（HBM）などの統合を可能にする3D積層技術や、将来的に大型ガラス基板を用いたパネルレベルパッケージング（PLP）技術も視野に入れています。
• 戦略的連携: Rapidusの先端パッケージング開発は、既存の半導体装置メーカーや材料メーカーとの協力だけでなく、LSTC（Leading-edge Semiconductor Technology Center）との光電集積プロジェクトなど、幅広い連携を通じて推進されています。
• 目的: 高性能AIチップの需要に対応し、グローバル競争力を確保するための量産技術確立。

この試験生産ラインの稼働は、Rapidusがフロントエンドだけでなく、付加価値の高い後工程においても日本の技術力を結集し、次世代半導体の製造エコシステムを確立しようとする強い意志の表れと言えます。

業界への影響と将来展望

Rapidusが北海道で先端パッケージングの試験生産を開始することは、日本の半導体産業にとって、単なる技術開発の一歩以上の意味を持ちます。これは、日本がハイエンド半導体のバリューチェーン全体において、設計から製造、そしてパッケージングに至るまで、その存在感を再確立するための重要な基盤となります。特に、AIやHPCの進化が加速する中で、先端パッケージング能力はチップ性能を決定づける主要因であり、国内でのその確立は戦略的自律性の向上に直結します。将来的に、この試験生産ラインで培われた技術は、Rapidusの2nmロジックチップの量産へと繋がり、日本の技術が世界のAI/HPC市場を牽引する可能性を秘めています。