主要成果
AIチップのサプライチェーンにおいて、製造上のボトルネックが従来のシリコンウェーハ製造から先端パッケージング工程、特にTSMCが提供するCoWoS（Chip-on-Wafer-on-Substrate）技術へと大きく移行しています。この高精度な統合パッケージング技術の需要が急増した結果、2026年末までのTSMCのCoWoS生産能力は既に完全に予約済みとなっています。これにより、AIアクセラレーターなどの高機能半導体の供給が大幅に制約される事態が生じています。
技術・臨床詳細
CoWoS技術は、複数のロジックチップやHBM（High Bandwidth Memory）を単一のインターポーザ上に統合し、高い帯域幅と低消費電力を実現する2.5D/3Dパッケージングソリューションです。AI、HPC（High-Performance Computing）、データセンター向けチップの性能向上には不可欠な技術であり、NVIDIAなどの主要AIチップメーカーがその恩恵を受けています。しかし、この技術の複雑性と製造プロセスの長さ、そして特にABF（Ajinomoto Build-up Film）基板といった主要材料の深刻な不足が、生産能力の増強を阻む大きな要因となっています。AT&SのCEOの分析によると、TSMCは2026年末までに月間CoWoS生産能力を現在の約3万ウェーハから13万ウェーハへとほぼ4倍に増やす計画ですが、市場の需要はそれを上回る勢いで、特にNvidiaがこの大幅に増強された能力の約60%を消費すると見られています。この需給ギャップは、先端パッケージングのリードタイムを大幅に延長させ、業界全体に影響を与えています。
背景・業界文脈
AI技術の急速な進化は、高性能なAIアクセラレーターに対する前例のない需要を生み出しています。これらのアクセラレーターは、膨大なデータを高速に処理するために、高度に統合された半導体パッケージングを必要とします。CoWoSはその最先端を行く技術の一つですが、従来の半導体製造が微細化の物理的限界に近づく中で、後工程であるパッケージングが全体のスループットを決定する新たなボトルネックとして浮上しました。この状況は、半導体業界が製造能力増強のために、前工程だけでなく後工程にも大規模な投資を振り向ける必要があることを示唆しています。
今後の展望
CoWoS生産能力のひっ迫は、サプライチェーン全体に広範な影響を及ぼしています。半導体メーカーは、CoWoS技術への依存度が高いことから、代替のパッケージング技術の模索や、OSAT（Outsourced Semiconductor Assembly and Test）プロバイダーとの連携強化を進める可能性があります。また、ABF基板をはじめとする材料サプライヤーへの投資や、複数年にわたる長期契約締結の動きも加速するでしょう。これにより、先端パッケージング市場は引き続き急成長し、関連する材料、装置メーカー、そしてOSAT企業に新たなビジネスチャンスをもたらす一方で、AIチップの安定供給には今後も課題が残ると予想されます。
元記事: https://www.semicoregroup.com/news/540004
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント