主要成果
TSMCのCoWoS（Chip-on-Wafer-on-Substrate）パッケージング容量が、ハイエンドAIアクセラレーターの生産における最も深刻なボトルネックとして浮上しており、AIチップの進化と市場投入を遅らせています。TSMCは2024年後半の月産約35,000ウェハーから、2026年末までに月産120,000～140,000ウェハーへと生産能力を約4倍に拡大する計画ですが、Nvidiaの次世代Blackwell（CoWoS-Lを使用）やAMDのInstinct MI325Xといったアーキテクチャへの移行により、需要は供給を上回り続けると予測されています。
技術・臨床詳細
CoWoSは、GPUロジックダイとHBM（高帯域幅メモリ）スタックをシリコンインターポーザー上に並べて配置するNvidiaのAIアクセラレーターに不可欠な技術です。このパッケージングプロセスにおけるボトルネックは多岐にわたりますが、特にプラズマ処理と薄膜堆積に関連する工程が重要視されています。具体的には、TSV（Through-Silicon Via）形成のためのディープリアクティブイオンエッチング（DRIE）と、RDL（Redistribution Layer）形成のためのPVD（Physical Vapor Deposition）シード堆積およびスパッタリングプロセスが、供給制約の主要因となっています。これらのプロセスは高度な技術と長時間の処理を要するため、生産能力の迅速なスケーリングを制限しています。
背景・業界文脈
AIインフラの急速な成長に伴い、高性能AIチップに対する需要が爆発的に増加しています。しかし、従来のムーアの法則に頼る微細化だけでは、チップの性能向上に限界が見え始めています。そのため、チップレットと3Dインテグレーションを可能にするCoWoSのような先進パッケージング技術が、より重要な差別化要因となっています。Nvidiaのジェンセン・フアンCEOがTSMCを訪問しVera Rubinプラットフォーム向けのCoWoS容量確保について協議したことは、このボトルネックの深刻さを物語っています。TSMCはアリゾナ、熊本（JASM）、ドイツのドレスデン（ESMC）での工場建設を通じて、地理的に多様化した製造拠点を構築していますが、装置のリードタイムとプロセス認定が迅速な生産能力増強の大きな課題です。
今後の展望
CoWoS容量の供給不足は、2025年を通じて、そして2026年まで完売状態が続くと予測されており、2030年までAIメモリ不足が続くというComputex 2026での予測もこれを裏付けています。この状況は、AMDがAIインフラと先進パッケージング製造のため台湾のエコシステムに100億ドル以上を投資するなど、業界全体での大規模な設備投資を促しています。TSMCは2027年までCoWoS容量が年率80%で成長すると予測していますが、ハイパースケーラーからの需要がこの増強を依然として上回る見込みであり、AI産業の成長ペースは引き続きCoWoS供給の拡大に大きく左右されるでしょう。
コメント