主要成果
TSMCは、AIチップパッケージング技術の新たな地平を切り拓くべく、Kinsusとの協力によりIntelのEMIB（Embedded Multi-die Interconnect Bridge）に似た新型パッケージング技術を開発していると報じられました。これは、NvidiaやAMDといった主要顧客向けハイエンドAIプロセッサのパッケージングに用いられるCoWoS（Chip-on-Wafer-on-Substrate）技術の供給逼迫問題に対する戦略的な代替案として注目されています。
技術・臨床詳細
従来のCoWoS技術は、フルシリコンインターポーザを使用して複数のチップを接続しますが、製造コストが高く、歩留まりの課題や生産能力の制約がありました。EMIB方式は、このフルシリコンインターポーザを必要とせず、代わりに小型のシリコンブリッジをパッケージ基板に直接埋め込むことで、チップ間の高密度接続を実現します。このアプローチにより、製造コストが削減され、製造工程が簡素化されることで歩留まりが向上します。また、EMIBは、大規模なマルチダイAIパッケージにおけるスケーラビリティを改善し、より多くのチップレットを効率的に統合することを可能にします。これにより、AIアクセラレータの性能と集積度をさらに高めることが期待されます。
背景・業界文脈
AIの急速な発展に伴い、高性能AIチップの需要は爆発的に増加しています。特にNvidiaのGPUやAMDのAIアクセラレータは、データセンターやクラウドAIサービスにおいて不可欠な存在となっています。しかし、これらのチップの製造には高度なパッケージング技術が不可欠であり、既存のCoWoS技術は需要に追いつかない生産能力の課題に直面していました。この供給逼迫は、AIインフラ全体の構築速度を遅らせる要因となっており、TSMCのような主要ファウンドリが新たな解決策を模索することは業界にとって喫緊の課題でした。
今後の展望
TSMCとKinsusによるこの新しいパッケージング技術の開発は、AIチップの製造ボトルネックを解消し、次世代AIハードウェアの量産化を加速する上で極めて重要です。EMIB類似技術が成功すれば、より高性能かつコスト効率の良いAIプロセッサが市場に供給されるようになり、AIの普及と進化をさらに推進するでしょう。これは、NvidiaやAMDといったAIチップ設計企業だけでなく、データセンター事業者やAIアプリケーション開発企業にも大きな恩恵をもたらします。今後の技術の成熟と量産体制の確立が、業界の注目を集めることになります。
元記事: https://www.techinasia.com/news/tsmc-explores-new-ai-chip-packaging-with-kinsus
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント