TSMC、2nmプロセス容量の年間70%成長と先進パッケージングの急拡大を予測

概要

TSMCは、2ナノメートル(nm)チップ生産の2026年から2028年における年間70%の複合成長率を予測し、A13プロセスは2029年までに量産体制に入る見込みです。これは、人工知能と高性能コンピューティングの需要急増に対応するためです。同社は先進パッケージング能力も積極的に拡大しており、CoWoS容量は2022年から2027年で年間80%以上、SoIC容量は年間90%以上の成長を見込んでいます。TSMCはアリゾナと熊本の工場からの生産増も期待しており、最先端プロセスノードと先進パッケージングがAI需要に牽引され、半導体製造の未来を形成する上で重要な役割を果たすことを強調しています。

詳細

背景：AI需要が牽引する半導体技術の進化

世界的な人工知能(AI)と高性能コンピューティング(HPC)の需要は、半導体業界に前例のない成長機会をもたらしています。この需要に応えるため、半導体メーカーは、プロセスの微細化とパッケージング技術の革新という二つの主要な軸で技術開発を加速させています。TSMCは、この動きを牽引する主要企業の一つであり、次世代のプロセスノードと先進パッケージングに関する具体的な成長戦略を発表しています。

TSMCの成長戦略と能力拡大

• 2nmプロセスとA13の展開： TSMCは、最先端の2ナノメートル(nm)チップ生産において、2026年から2028年にかけて年間70%という驚異的な複合成長率を予測しています。これは、AIチップの性能要求が非常に高いことに起因しています。さらに、次世代のA13プロセスは2029年までに量産体制に入る予定であり、これらの先端プロセスノードが次世代AIチップの基盤を形成します。

• 先進パッケージングの大規模な拡大： プロセスノードの微細化だけでなく、先進パッケージングもTSMCの成長戦略の重要な柱です。特に、CoWoS (Chip-on-Wafer-on-Substrate)技術の容量は、2022年から2027年にかけて年間80%以上という高い成長率で拡大すると予測されています。また、SoIC (System on Integrated Chips)技術の容量も年間90%以上増加する見込みです。これらの先進パッケージング技術は、複数のチップレットや高帯域幅メモリ（HBM）を単一パッケージに統合することを可能にし、AIアクセラレータの性能と効率を大幅に向上させます。

• グローバルな製造拠点の拡大： TSMCは、製造フットプリントをグローバルに拡大しており、アメリカのアリゾナ工場と日本の熊本工場からの生産量増加も期待されています。これにより、地域的なサプライチェーンの強化と、主要顧客への安定供給を目指します。

業界への影響と展望

TSMCのこれらの発表は、AI需要が半導体製造の未来をどのように形成しているかを明確に示しています。最先端プロセスノードと先進パッケージング技術の相乗効果が、AIチップの性能向上と市場拡大の鍵となります。特に、先進パッケージングへの大規模な投資と能力増強は、AIハードウェアのボトルネックを解消し、次世代AIアプリケーションの実現を加速させる上で不可欠です。これにより、半導体業界全体の成長が牽引され、技術革新のペースがさらに加速すると予測されます。