主要成果
TSMCは、AIデータセンターにおける次世代高速インターコネクト技術として注目されるコパッケージドオプティクス（CPO）向けに、革新的なプラットフォーム「COUPE（Compact Universal Photonic Engine）」を2026年に量産開始すると発表しました。この技術は、フォトニックICと電子ICをSoIC（System-on-Integrated-Chips）ボンディング技術で直接積層することで、従来のプラグイン型光モジュールと比較して10倍低いレイテンシーと大幅な電力効率の向上を実現します。特に、NVIDIAのAIクラスター向けにMicro LEDを統合したCPOが、TSMCのCOUPEプロセスを通じて商用デビューする見込みです。
技術・臨床詳細
COUPEプラットフォームは、TSMCの先進的な3Dスタッキング技術であるSoICを基盤としています。SoICボンディングは、チップレベルでフォトニックチップ（光信号の生成・変調・検出を担当）と電子チップ（電気信号の処理を担当）を直接、高密度で積層することを可能にします。これにより、電気信号が光信号に変換され、再度電気信号に戻されるまでの距離が劇的に短縮され、以下の主要なメリットが生まれます。
- 超低レイテンシー: チップと光モジュールの間の物理的な距離が最小化されるため、信号伝送遅延が従来の10分の1以下に削減されます。これは、AI/MLモデルの学習や推論において、数千ものGPUが協調して動作するAIクラスターにとって極めて重要です。
- 大幅な電力効率向上: 信号が長距離の電気配線を伝送する必要がなくなるため、データ転送に伴う電力消費が大幅に削減されます。AIデータセンターの運用コスト削減と持続可能性に貢献します。
- 高帯域幅: 高密度な光接続により、従来の電気配線では達成困難なテラビット/秒（Tbps）レベルの超広帯域幅を実現します。
COUPEプロセスでは、特にMicro LED技術がコパッケージドオプティクスに統合される予定です。Micro LEDは、従来のVCSEL（Vertical Cavity Surface Emitting Laser）などの光源に比べて、高速変調能力、小型化、高効率、そして長寿命といった利点を持つため、CPOの性能をさらに高めることが期待されます。NVIDIAのような大手AIチップベンダーが、その次世代AIクラスターでこの技術を採用することは、業界全体のCPO導入を加速させるでしょう。
ただし、初期のCPO技術は製造歩留まりに課題を抱えています。業界の分析では、TSMCのSoIC製造における歩留まりが50-60%程度、さらに下流のアセンブリ工程での歩留まりが20-50%と報告されており、これはCPOの短期的な供給量に影響を与えています。しかし、Morgan Stanleyは、2028年以降にはCPO市場が爆発的な成長を遂げると予測しており、これらの初期課題は技術成熟に伴い解決されると見られています。
背景・業界文脈
AI、HPC、データセンターの急速な成長は、チップ間、ボード間、そしてラック間のデータ伝送速度と効率に対する要求を劇的に高めています。従来の銅配線は、信号減衰、電力消費、および物理的スペースの制約により、これらの要求に応えることが限界に近づいています。コパッケージドオプティクスは、この「電気的ボトルネック」を打破するための革新的な解決策として浮上しました。TSMC、Intel、Broadcomといった主要な半導体企業は、CPO技術の開発と導入に多大なリソースを投入しており、次世代データセンターインフラの基盤となることが期待されています。
今後の展望
TSMCのCOUPEプラットフォームとMicro LEDコパッケージドオプティクスの2026年量産開始は、AIデータセンターの性能と効率を飛躍的に向上させる転換点となるでしょう。初期の歩留まり課題は存在しますが、CPO技術は長期的に見てAIアクセラレータのボトルネックを解消し、より大規模で高性能なAIクラスターの実現を可能にします。この技術の普及は、AIモデルの複雑化とデータ量の増大に対応し、自動運転、医療AI、科学研究など、多岐にわたる分野におけるAIアプリケーションの発展を加速させると期待されます。TSMCは、ファウンドリのリーダーとして、この光電融合技術を通じて、半導体業界全体のイノベーションを牽引し続けるでしょう。
コメント