Intel、EMIB-TでTSMC CoWoSへの対抗馬として浮上、新メモリXBMアーキテクチャでAIメモリボトルネックを緩和へ

2026年7月12日

Tom’s Hardware アメリカ

概要

Intelの2.5Dパッケージング技術EMIB-Tが、大型パッケージAIアクセラレーター向けにTSMCのCoWoSへの信頼できる代替技術として浮上しています。36/35 µmのバンプピッチでの検証が4.5倍レティクルサイズのシリコンパッケージに拡大され、2026年末までの認定を目指しています。さらに、IntelはHBMのコストの高いシリコンインターポーザーを不要にする、UCIeリンクと内蔵修理機能を備えたバックエンドトランジスタDRAMスタックを利用する新しいメモリXBMアーキテクチャの特許も公開し、AIのメモリボトルネック緩和への多角的なアプローチを示しています。

詳細

主要成果

Intelの先進的な2.5Dパッケージング技術であるEMIB-T（Embedded Multi-die Interconnect Bridge-Tile）が、大型パッケージAIアクセラレーター市場において、TSMCのCoWoS（Chip-on-Wafer-on-Substrate）に対する信頼性の高い代替技術として急速に台頭しています。EMIB-Tは、36/35 µmのバンプピッチで4.5倍レティクルサイズのシリコンパッケージへの検証を拡大しており、2026年末までの認定を目指しています。さらに、IntelはHBM（高帯域幅メモリ）の課題に対応するため、高コストなシリコンインターポーザーを不要とし、UCIeリンクと内蔵修理機能を備えたバックエンドトランジスタDRAMスタックを利用する新しいメモリXBMアーキテクチャの特許を公開しました。これは、AIのメモリボトルネックを解消するためのIntelの多角的な戦略を示唆しています。

技術・臨床詳細

EMIB-Tは、複数のチップレットを比較的大きな基板上に効率的に接続するIntel独自の技術です。CoWoSがシリコンインターポーザーを使用するのに対し、EMIBは埋め込み型ブリッジダイを使用して、高速なダイ間接続を実現します。これにより、CoWoSの製造上の複雑性とコストを低減しつつ、同等の高性能パッケージングを達成する可能性を秘めています。現在、36/35 µmのバンプピッチでの検証が進んでおり、これは次世代AIチップにおける高密度な相互接続に対応するものです。さらにIntel Foundryは、2028年に300万個以上のTPU（Tensor Processing Unit）のパッケージングを予約していると報じられており、EMIB技術をHBM統合にも適用するテストが行われています。

一方、Intelが特許を取得したXBM（eXtended Bandwidth Memory）アーキテクチャは、従来のHBMが抱える課題、特にシリコンインターポーザーの高コストと製造の複雑さを解決することを目指しています。XBMは、バックエンドトランジスタ（BET）DRAMスタックを採用し、UCIe（Universal Chiplet Interconnect Express）インターコネクトを通じてプロセッサと直接接続します。この設計では、DRAMダイをロジックチップ上に直接積層し、微細な銅-銅接続または他の直接ボンディング技術を使用することで、シリコンインターポーザーが不要になります。さらに、XBMは内蔵修理機能を備えており、DRAMスタック内の不良セルを効率的にバイパスすることで、製造歩留まりを向上させ、全体的なコストを削減する可能性があります。また、SamsungもHBMの熱管理問題に取り組んでおり、熱圧縮ボンディング（TCB）とハイブリッド銅ボンディング（HCB）を比較研究し、HCBが熱抵抗を大幅に低減する可能性を示しています。

背景・業界文脈

AIの爆発的な成長は、半導体業界に新たな課題と機会をもたらしました。特に、高性能なAIチップの供給は、CPUやGPUのロジック性能だけでなく、HBMの可用性と先端パッケージング技術に大きく依存しています。TSMCのCoWoSは、AIアクセラレーターの主要なパッケージングソリューションとして確立されていますが、その容量はひっ迫しており、IntelやSamsungのような競合他社は代替技術の開発に注力しています。Intelは、米国政府の国内半導体製造強化策の恩恵を受けながら、EMIB-TをCoWoSに対する強力な選択肢として位置づけ、自社のIntel Foundryエコシステムを通じて市場シェアを拡大しようとしています。XBMのような革新的なメモリアーキテクチャの開発は、HBM供給のボトルネックを根本的に解決し、将来のAIチップ設計の自由度を高めることを目指すものです。これは、AI時代における技術革新が、半導体のあらゆる層で進展していることを示しています。

今後の展望

IntelのEMIB-T技術が2026年末までに認定され、HBM統合に広く適用されれば、AIアクセラレーター市場におけるIntelの競争力は大きく向上するでしょう。EMIB-Tは、特に米国内でパッケージング能力を強化しようとする顧客にとって魅力的な選択肢となる可能性があります。一方、XBMアーキテクチャは、AIのメモリボトルネックに対する長期的な解決策として大きな期待が寄せられています。シリコンインターポーザーの削減は、コストと製造プロセスの簡素化に繋がり、AIチップの普及を加速させる可能性があります。今後、IntelはEMIB-TとXBMの両技術を統合し、包括的なAIハードウェアソリューションを提供することで、AI市場での存在感をさらに高めていくと予想されます。SamsungのHBM熱管理研究も、将来のHBM技術の方向性に影響を与える重要な要素となるでしょう。これらの動きは、AIチップ設計におけるパッケージングとメモリが、プロセスノードの微細化と同様に、戦略的に重要な領域であることを明確に示しています。

元記事: https://vertexaisearch.cloud.google.com/grounding-api-redirect/AUZIYQH8cjA4nUA8BCaIT3NwKTi5yHlHpjol5SEWzWSGVq7aNScbT6PLKg9yuckrOFUxS3V1O3cVEXup3MejY_l1wBzkDhUjtteF1u7XjrddfS0OqOZXIRyUymC4PXu_FGVh3vF41JpigQZNeG4Dt6gFJXdBk-mv7HIFHEr5pc5i5KM97-_8AXfxYpdGDLbBpcmkC9hcgQK-4ek3DzoxApGuCst0lsq5b5wcxGvCFf_z5vhzjU3wcrm5drqZ2sXI4VzG7nMrXHbdO9gqYzLW-TgQKOeX0RFp3nZYX0wEK03JQgW2GP7DI4rcry-OUskuctFHI8NygthpQAdvhJZfEfHo91r57uvbSy9UP7C9JGESibWnvSOr0vfIsGc9T6jG-WdtaWy_1Cc920AqitG2Soab1P_dOGA==

毎週の技術動向レポートを無料でお届け

各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。

📢 メールマガジンに無料登録（週刊・技術動向レポート）

ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。