主要成果
TSMCは、次世代の先端パッケージング技術であるCoPoS（Chip-on-Panel-on-Substrate）アーキテクチャの開発を加速しており、310×310mmのパネルフォーマットを標準化する動きを見せています。このCoPoS技術は、2027年にパイロット生産を開始し、2028年後半には量産に至る計画が進行中です。さらに、TSMCはCoWoSの先進バージョンにガラスコア基板を導入する計画も進めており、台湾のパネルメーカーであるInnoluxや日本のIbidenといった主要サプライヤーがこの取り組みに協力していると報じられています。この技術革新は、次世代のAIおよびHPCチップの性能向上に不可欠な基盤となります。
技術・臨床詳細
CoPoSは、複数のチップダイを大型パネル上に直接統合する、ファンアウトパネルレベルパッケージング（FOPLP）の進化形と見られています。310×310mmという標準化されたパネルフォーマットは、現在のウェハーレベルパッケージングよりも大幅に広い面積でのチップ統合を可能にし、製造コスト効率とスループットの向上に貢献します。2026年は、この新しい製造プロセスに必要な装置や材料、特に高精度なアライメント装置や熱膨張係数の異なる材料間の整合性確保のための技術検証が重要となります。ガラスコア基板の導入は、有機基板に比べて優れた平坦性、熱安定性、および信号伝達特性を提供し、より微細な配線（サブミクロンレベル）と高密度なビア（Through Glass Via: TGV）の実現を可能にします。これにより、CoWoSなどの既存の2.5D/3Dパッケージング技術の性能がさらに向上し、チップレット間の接続密度が飛躍的に高まります。
背景・業界文脈
AIおよび高性能コンピューティング市場の急速な成長は、より高性能で、より電力効率が高く、かつ低コストなパッケージングソリューションへの需要を押し上げています。従来のシリコンインターポーザーや有機基板を用いたパッケージングは、そのサイズ、コスト、および電気的・熱的特性の限界に直面しつつあります。CoPoSやガラスコア基板は、これらの課題を克服するための次世代技術として期待されています。台湾のパネルメーカーがFOPLP技術で培ったノウハウは、CoPoS開発におけるパネル製造プロセスのスケールアップに貢献すると考えられます。TSMCのこの積極的な投資は、先端パッケージング分野でのリーダーシップを維持し、NVIDIAなどの主要顧客の次世代AIチップロードマップを支援するための戦略的な動きです。
今後の展望
CoPoSとガラスコア基板技術の導入は、半導体業界に大きな変革をもたらす可能性を秘めています。2028年後半の量産開始が実現すれば、AIチップの集積度と性能は飛躍的に向上し、より大規模で複雑なAIモデルの実行、自動運転、拡張現実（AR）/仮想現実（VR）デバイスの進化、さらには新たなコンピューティングアーキテクチャの出現を促進するでしょう。TSMCとサプライヤーの協力は、先端パッケージングエコシステム全体の発展を加速させ、次世代技術競争における重要な差別化要因となることが期待されます。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント