TSMCのCoWoS需給ギャップ、2026年末までに20%から10%へ半減、次世代CoPoSをNVIDIAが2028-29年量産採用

2026年6月20日

Moomoo シンガポール

概要

TSMCは先端パッケージング能力の拡張を加速しており、CoWoSの需給ギャップは現在の約20%から2026年末までに約10%に大幅に縮小する見込みである。同時に、次世代パッケージングプラットフォームであるCoPoS（Chip-on-Panel-on-Substrate）の研究開発と展開計画も進展しており、NVIDIAのFeynmanプラットフォームが最初の採用顧客となり、2028年から2029年までの量産を目指していると報じられている。TrendForceの予測によると、TSMCのCoWoS月間生産能力は2026年までに12万～14万ウェーハに達するとされている。

詳細

主要成果

TSMCは、AIチップ製造のボトルネックとなっているCoWoS（Chip on Wafer on Substrate）先端パッケージング能力の拡張を加速しており、現在の約20%に達する需給ギャップを、2026年末までに約10%にまで大幅に縮小する見込みだ。さらに、同社は次世代パッケージングプラットフォームであるCoPoS（Chip-on-Panel-on-Substrate）の開発も積極的に推進しており、NVIDIAのFeynmanプラットフォームがCoPoSの最初の採用顧客となる予定であると報じられている。この技術は2028年から2029年までの量産を目指しており、AIチップの性能向上と供給安定化に貢献する。

技術・経済詳細

CoWoSの需給ギャップが縮小する背景には、TSMCによる複数の拠点での大規模な投資と生産プロセスの最適化がある。TrendForceの予測では、TSMCのCoWoS月間生産能力は2026年までに12万～14万ウェーハに達するとされており、これはAIチップ需要の増加に部分的に追いつくことを意味する。CoPoSは、CoWoSと比較してより大型の基板（パネル）上にチップを統合することで、さらなる高集積化とコスト効率の向上を目指す技術である。NVIDIAのFeynmanプラットフォームがCoPoSを採用することは、この新技術がハイエンドAIアクセラレータにとって極めて重要であることを示唆している。CoPoSの量産化は、現在のCoWoSの制約を緩和し、より大規模なAIシステムの構築を可能にする。

背景・業界文脈

AIの急速な発展は、高性能コンピューティング（HPC）チップとHBM（高帯域幅メモリ）の需要を劇的に高めており、これらのコンポーネントを統合する先端パッケージング技術が半導体サプライチェーンのボトルネックとなっている。TSMCは、このボトルネック解消に向けて、継続的に投資と技術革新を進めている。CoWoSの供給改善は、AIチップの供給不足問題を部分的に緩和し、AIインフラの展開速度を加速させる可能性がある。しかし、AIチップの性能要求が高まるにつれて、CoPoSのようなさらに先進的なパッケージング技術の必要性が増しており、業界は常に新たなボトルネックに直面する可能性がある。

今後の展望

TSMCのCoWoS供給ギャップの縮小とCoPoSの導入は、AIチップ市場に大きな影響を与えるだろう。短期的な供給安定性の向上は、AIハードウェアの展開を加速させ、NVIDIAのような主要プレイヤーの成長を後押しする。中長期的には、NVIDIAがCoPoSを先行採用することで、この新技術が業界標準の一つとなる可能性もある。CoPoSの量産化は、AIチップの集積度と性能をさらに向上させ、次世代のAIアプリケーションやデータセンターの設計に革命をもたらす可能性がある。しかし、CoPoSのサプライチェーン構築や歩留まりの安定化など、新たな課題も予想されるため、今後の進展が注目される。

元記事: https://www.moomoo.com/news/post/71534056/ai-computing-capacity-bottleneck-easing-report-taiwan-semiconductor-s-cowos

毎週の技術動向レポートを無料でお届け

各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。

📢 メールマガジンに無料登録（週刊・技術動向レポート）

ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。