主要成果
モルガン・スタンレーの最新予測によると、CoWoS（Chip-on-Wafer-on-Substrate）技術の世界需要は、AIと高性能コンピューティング市場の爆発的な成長に牽引され、2027年までに93%という驚異的な急増を記録し、合計269.4万ユニットに達する見込みです。この需要拡大の主役は引き続きNvidiaであり、全体の約45%を消費すると予測されています。さらに重要なのは、AMDの次世代Venice CPUが初めてCoWoSパッケージングを採用するという発表であり、この生産はASE/SPIL、Amkor、Powertech Technologyといった主要なOSAT（Outsourced Semiconductor Assembly and Test）プロバイダーが手掛ける予定です。
技術・臨床詳細
CoWoSは、複数のロジックダイとHBM（高帯域幅メモリ）スタックをシリコンインターポーザー上に統合し、これをさらに有機基板に接続する先端パッケージング技術です。この技術により、チップ間のデータ転送速度が劇的に向上し、電力効率も改善されるため、AIアクセラレーターやHPCプロセッサの性能を最大化する上で不可欠です。AMDのVenice CPUがCoWoSを採用することは、同社がAIおよびデータセンター市場での競争力を強化する上で重要な戦略的転換点となります。Venice CPUは、サーバー市場向けのZen 5アーキテクチャをベースとすると予想されており、CoWoSの採用により、大規模なL3キャッシュや複数のCPUコア、HBMスタックを単一のパッケージ内に効率的に統合できるようになります。これにより、従来のパッケージングでは実現困難だった、極めて高い処理能力とメモリ帯域幅を提供し、AIワークロードの実行効率を大幅に向上させます。
背景・業界文脈
AIの進化は、半導体業界にパッケージングの「ボトルネック」という新たな課題をもたらしました。チップの微細化が限界に近づく中、性能向上は、いかに複数のチップを効率的かつ高性能に統合するかに依存するようになっています。CoWoSは、このヘテロジニアス統合の最前線に立つ技術であり、NvidiaのGPUに広く採用され、AIコンピューティングの標準パッケージングとなりつつあります。AMDのCoWoS採用は、Nvidiaに続き、主要なAIチップメーカーがこの技術を不可欠と見なしていることを明確に示しています。これは、OSATプロバイダーにとって大きなビジネスチャンスであり、ASE/SPIL、Amkor、Powertech Technologyといった企業は、CoWoS容量の拡大と技術の習熟に多額の投資を行っています。モルガン・スタンレーの予測は、CoWoSが単なる一技術ではなく、AI時代における半導体産業の新たな成長ドライバーであることを強調しています。
今後の展望
CoWoS需要の93%という急増予測は、半導体業界、特に先端パッケージング分野における投資と革新をさらに加速させるでしょう。Nvidiaが引き続き主要な需要を牽引し、AMDが新たにCoWoS市場に参入することで、技術の競争と普及が一段と進むと予想されます。OSATプロバイダー各社は、この需要に応えるために、CoWoSおよび関連する2.5D/3Dパッケージング能力の増強を急ぐ必要がありますが、HBMの供給や装置の可用性が依然としてボトルネックとなる可能性があります。長期的には、CoWoS技術の進化とコスト効率の改善が、より多様なAIアプリケーションへの展開を可能にし、AIチップの市場規模をさらに拡大させるでしょう。この予測は、投資家、研究者、エンジニアにとって、先端パッケージングが半導体エコシステムにおいて極めて戦略的な領域であることを再認識させるものとなります。
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント