主要成果
世界最大のファウンドリであるTSMCの先進パッケージング技術、特にCoWoS（Chip-on-Wafer-on-Substrate）の製造装置サプライチェーンが、人工知能（AI）チップの爆発的な需要を背景に、極めて強い引き合いを受けています。この需要は、CoWoS関連装置メーカーに対して生産能力の大幅な増強を促しています。
技術・臨床詳細
CoWoSは、複数のロジックダイと高帯域幅メモリ（HBM）をシリコンインターポーザー上に統合し、これをさらにパッケージ基板に実装する2.5Dパッケージング技術です。この技術は、AIプロセッサとメモリ間のデータ転送速度と帯域幅を最大化するために不可欠であり、NVIDIAのGPUなどの高性能AIチップに広く採用されています。CoWoS製造には、高精度なダイボンディング、マイクロバンプ形成、リソグラフィ、検査装置など、多種多様な特殊な装置が必要です。現在のサプライチェーンは、これらの高価で製造に時間を要する装置の供給が需要に追いついていない状況です。特に、日本のDisco（ディスコ）やSCREEN（スクリーン）、アメリカのApplied Materials（アプライドマテリアルズ）、Lam Research（ラムリサーチ）といった大手装置メーカーが、CoWoS生産ラインの鍵を握っています。
背景・業界文脈
AIモデルの複雑化とデータ量の増加は、AIチップの性能を決定する上でパッケージングの役割を飛躍的に高めています。TSMCは、先進パッケージング分野で長年にわたり主導的な地位を築いてきましたが、AIチップの需要が供給能力を大幅に上回る現状に直面しています。このCoWoS能力のボトルネックは、AIチップの市場投入を遅らせ、業界全体の成長を阻害する主要因となっています。TSMCは、顧客からの強い要請に応えるため、CoWoSの生産能力を積極的に拡大する計画であり、これが装置サプライヤーへの強力な引き合いに繋がっています。
今後の展望
CoWoS製造装置サプライチェーンへの強い引き合いは、AI産業の持続的な成長を支える上で、先進パッケージング能力の強化が不可欠であることを示しています。装置メーカーは、TSMCの要求に応えるため、研究開発と生産投資を加速させるでしょう。これにより、CoWoSの生産能力が段階的に拡大し、AIチップの供給不足が徐々に緩和されると期待されます。長期的には、CoWoS技術のさらなる進化と、FOPLP（Fan-out Panel-Level Packaging）などの代替技術との競争が、先進パッケージング市場全体のイノベーションを促進し、AI時代の半導体エコシステムをさらに強化することに貢献すると考えられます。
元記事: https://www.digitimes.com/news/a20260630PD239/tsmc-supply-chain-cowos-packaging-equipment.html
毎週の技術動向レポートを無料でお届け
各分野の分析レポートを読む価値があるかどうか一目で判断できるインフォグラフィックをメールで受け取れます。
📢 メールマガジンに無料登録（週刊・技術動向レポート）
ご登録いただくと、Troy-Technical から週刊で技術動向レポート（メールマガジン）をお届けします。
- 取得したメールアドレス・選択分野は配信目的にのみ使用します。
- 第三者へ提供することはありません。
- 配信はいつでも解除できます（各メール下部のリンクから）。
詳しくはプライバシーポリシーをご覧ください。
登録は1分・いつでも解除できます
コメント