主要成果
TSMCは、AIチップの旺盛な需要に応えるため、先進パッケージング技術であるCoWoS（Chip-on-Wafer-on-Substrate）およびSoIC（System-on-Integrated-Chips）の生産能力を飛躍的に拡大しています。同社は2026年末までにCoWoSの生産量を2023年末時点の約10倍となる月間12万～13万枚に引き上げる計画を発表しましたが、それでもなお、AI市場の爆発的な成長により需要が供給を上回る見通しです。この大規模な投資は、NVIDIA、AMD、Googleといった主要なAIアクセラレータ開発企業からの供給ボトルネックを解消することを目的としています。
技術・臨床詳細
TSMCの先進パッケージング戦略の中核をなすのは、CoWoSおよびSoIC技術です。CoWoSは、2.5Dパッケージングとして知られ、論理チップとHBM（High Bandwidth Memory）をシリコンインターポーザ上に統合することで、データ転送速度と電力効率を大幅に向上させます。特にCoWoS-S、CoWoS-R、CoWoS-Lといったバリエーションが、AMD、NVIDIA、Appleなどの顧客向けにカスタマイズされています。SoICはさらに進んだ3Dスタッキング技術で、ウェーハレベルでチップを直接結合し、超高密度な相互接続を実現します。嘉義のAP7工場は、主にNVIDIAの次世代GPU向けにSoIC技術を活用するTSMC最大の先端パッケージング拠点として整備されており、AP8工場は2026年後半までにCoWoS生産能力が月間4万枚を超えることが期待されています。
また、TSMCは、次世代パッケージング材料としてガラス基板の採用に注力しており、パネルレベルパッケージング技術「CoPoS」の開発を進めています。ガラス基板は、従来の有機基板に比べて優れた寸法安定性、低熱膨張係数、そして微細な配線形成能力を持つため、より高密度で高性能なチップ統合を可能にします。これにより、AIチップの性能をさらに向上させるとともに、製造コストの削減も期待されており、2028～2029年の量産開始を目指しています。
背景・業界文脈
AIの進化は、高性能な半導体チップだけでなく、それらを統合する先進パッケージング技術にもかつてないほどの需要をもたらしています。特にNVIDIAのAIチップは、その性能を最大限に引き出すために大量のHBMとCoWoSパッケージングを必要とし、TSMCのCoWoS生産能力の約60%をNVIDIAが確保していると報じられています。この状況は、他のAIチップ開発企業にとって供給制約となり、AIインフラ全体の構築におけるボトルネックとなっています。AIチップの総コストにおいて、メモリとパッケージングが60〜70%を占めるようになったという指摘もあり、パッケージングの重要性は今後さらに高まるでしょう。
今後の展望
TSMCの積極的な設備投資と新技術開発は、AIチップの供給不足解消に大きく貢献することが期待されます。しかし、需要の伸びが予測を上回る可能性も高く、2027年以降もパッケージング能力がAI市場全体の成長を左右する主要因となるでしょう。CoPoSなどのガラス基板技術の導入は、半導体パッケージングの性能とコスト効率をさらに押し上げ、AI、HPC（High Performance Computing）、次世代モバイルアプリケーションなど、多岐にわたる分野でのイノベーションを加速させると見られています。TSMCは、HBMサプライヤー、基板ベンダー、OSAT（Outsourced Semiconductor Assembly and Test）パートナー、およびツールメーカーとの緊密な連携を通じて、このエコシステム全体のボトルネック解消に取り組んでいます。
コメント