IEEE ECTC 2026、AI・HPCのスケーラビリティ限界を再定義するパッケージング技術に注目

IEEE Electronic Components and Technology Conference (ECTC) アメリカ

概要

2026年のIEEE Electronic Components and Technology Conference (ECTC)では、AIおよびHPCのスケーラビリティ限界を再定義するパッケージング技術が主要テーマとして注目されました。Intel Foundryの研究開発は、ガラスコア基板に焦点を当て、高性能ヘテロジニアスインテグレーション、より良い電力供給と安定性、そして大型AIおよびHPCパッケージにおける低反りを可能にすることを強調。また、EMIB-T技術の進化も紹介され、HBM4eで12 Gb/s以上、UCIeインターフェースで64 Gb/sの性能を実現し、チップレットを組み合わせたAIシステムを可能にします。会議では、3D統合、ハイブリッドボンディング、新しい基板材料など、幅広いトピックに関する最新の研究が共有されました。

詳細

主要成果

2026 IEEE Electronic Components and Technology Conference (ECTC)では、人工知能（AI）および高性能コンピューティング（HPC）のスケーラビリティ限界を再定義する先進パッケージング技術が、主要な焦点として取り上げられました。特に、Intel Foundryの研究開発は、ガラスコア基板がこれらの課題を解決する鍵であると強調し、高性能ヘテロジニアスインテグレーション、改善された電力供給と安定性、そして大型AIおよびHPCパッケージにおける低反りを実現する可能性を示しました。

技術・臨床詳細

会議では、ガラスコア基板におけるスルーグラスビア（TGV）技術の進展が、電気と光の統合を単一プラットフォームで実現する次世代の基盤技術として紹介されました。これにより、AIチップ内のデータ伝送におけるエネルギー損失を削減し、データ移動のボトルネックを劇的に減らすことが期待されます。また、IntelのEMIB-T（Embedded Multi-die Interconnect Bridge with Through-Silicon Vias）先進パッケージング技術の進化も発表されました。EMIB-Tは、シリコンレチクルの限界と従来のパッケージングの制約を超えてスケーリングする、超大型で高性能なチップレットシステムを可能にし、HBM4eで12 Gb/s以上、UCIe（Universal Chiplet Interconnect Express）インターフェースで64 Gb/sの性能を実現します。この技術は、複数のチップレットを組み合わせた複雑なAIシステムにおいて、高帯域幅と低遅延を提供します。

背景・業界文脈

AIの爆発的な成長は、半導体パッケージング技術に前例のない要求を突きつけています。従来の2Dスケーリングの限界が近づく中で、3D統合、チップレット、ハイブリッドボンディング、新しい基板材料などの先進パッケージング技術は、チップの性能向上と電力効率最適化のための不可欠な手段となっています。TSMCのCoWoS容量不足がAIハードウェアスタックの主要なボトルネックとなっている現状において、ガラスコア基板やEMIB-Tのような技術は、このボトルネックを緩和し、AIインフラの継続的な進化を支える重要なソリューションとして期待されています。

今後の展望

ECTC 2026で発表された研究成果は、AIおよびHPCのスケーラビリティと性能を大幅に向上させる可能性を秘めています。ガラスコア基板の商業化とEMIB-Tのような先進パッケージング技術の普及は、AIチップの設計と製造に革命をもたらし、より高性能でエネルギー効率の高いAIプロセッサの開発を可能にします。これらの技術は、データセンターからエッジデバイスまで、幅広いAIアプリケーションの性能と効率を向上させ、AI技術のさらなる普及と進化を促進するでしょう。ECTCは、このような半導体業界の将来を形作る重要な技術トレンドを提示し続けています。