CadenceとSamsung Foundry、2nmおよび3D-IC協業を深化:AIインフラ需要に対応

Chiplet News アメリカ
概要
CadenceとSamsung Foundryは、AIインフラストラクチャと物理AIの急増する需要に対応するため、2nmプロセスおよび3D-IC(3次元積層集積回路)技術における協業を深めています。この提携は、次世代AIシステム向けの高性能コンピューティングソリューションを加速させることを目指し、Samsungの先進パッケージングとチップレットプラットフォームの能力を最大限に引き出す設計環境を提供します。両社の技術統合により、AIチップの性能とエネルギー効率を向上させ、市場投入までの時間を短縮することが期待されます。
詳細

主要成果

CadenceとSamsung Foundryは、人工知能(AI)インフラストラクチャと物理AIの急増する需要に対応するため、2nmプロセス技術および3D-IC(3次元積層集積回路)技術における協業を深めています。この戦略的な提携は、次世代AIシステム向けの高性能コンピューティングソリューションを加速させ、市場投入までの時間を短縮することを目的としています。

技術・臨床詳細

Cadenceは、Samsung Foundryの先進プロセス向けに最適化された電子設計自動化(EDA)ツールとIP(知的財産)を提供し、特に2nmプロセスノードにおける設計の課題に対処します。この協業により、AIチップやマルチダイシステムにおける設計の複雑さを管理し、電力消費を最適化しつつ、性能を最大化するソリューションが提供されます。3D-IC技術は、複数のダイを垂直に積層することで、チップ間の相互接続距離を短縮し、データ転送速度を向上させ、電力効率を高めます。Samsung Foundryの2.xD Cube Packagingのような先進パッケージング技術とCadenceのEDAツールチェーンが連携することで、ヘテロジニアスインテグレーションが円滑に行われ、AIシステムの全体的な性能が飛躍的に向上することが期待されます。

背景・業界文脈

AIの爆発的な成長は、半導体業界に前例のない設計および製造の課題をもたらしています。従来の2Dスケーリングの限界が近づく中、チップレット技術や3Dスタッキングは、AIワークロードが要求する膨大な計算能力、高帯域幅、低消費電力を実現するための不可欠な要素となっています。Samsungは、先進ロジック、メモリ、パッケージングを統合した開発フレームワーク内でシステムレベルの共同最適化を実現しようとしており、Cadenceとの協業はその重要な一環です。SynopsysもSamsung Foundryと協業しAIおよびマルチダイ設計の電力と性能を向上させるソリューションを発表しており、EDAベンダーとファウンドリ間の緊密な連携が業界のボトルネック解消に不可欠であることを示しています。

今後の展望

CadenceとSamsung Foundryの協業深化は、AIおよびHPC市場における技術革新を加速する上で極めて重要です。この提携は、AIチップの設計と製造プロセスを効率化し、より高性能でエネルギー効率の高いAIプロセッサの迅速な開発を可能にします。次世代AIシステム向けの設計エコシステムを強化することで、両社はAIインフラの継続的な進化を支え、自律走行、ロボティクス、スマートシティなど、物理AIが普及する未来を形作る上で中心的な役割を果たすことが期待されます。

元記事: https://chiplet-marketplace.com/insights/news/

よかったらシェアしてね!
  • URLをコピーしました!
  • URLをコピーしました!

この記事を書いた人

コメント

コメントする

目次